DRAM用Multi-Phase DLL

スポンサーリンク

概要

• 論文の詳細を見る

• DRAMの高速化に伴い, SDRAMやRDAMをはじめとして, 外部クロックと同期して動作する方式が主流になってきている。このような方式では, クロックに同期させて信号の入出力を行うため, 外部クロックとの高精度の位相合わせが必要となる。外部クロックとの同期をとる一般的な回路形式として, PLLやDLLが挙げられる。遅延段を用いたDLLはVCOを用いる必要がなくデジタル処理で済むため, プロセスばらつきやノイズなどに比較的強い。今回, 多位相生成可能なDRAM用新規multi-phase DLL方式を検討し, 設計および測定したので報告する。

• 社団法人電子情報通信学会の論文
• 1997-03-06

著者

• 若山 繁俊

  富士通研究所システムLSI開発研究所

• 齋藤 美寿

  株式会社富士通研究所

• 若山 繁俊

  (株)富士通研究所

• 後藤 公太郎

  (株)富士通研究所

• 斎藤 美寿

  (株)富士通研究所

• 小川 淳二

  (株)富士通研究所

• 田村 泰孝

  (株)富士通研究所

• 田村 泰孝

  株式会社 富士通研究所

• 小川 淳二

  株式会社 富士通研究所

• 後藤 公太郎

  株式会社 富士通研究所

• 齋藤 美寿

  富士通研究所システムlsi開発研究所

関連論文

• 2. CMOS高速インタフェース(次世代コンピュータを支える超高速・超高密度インタコネクション技術)
• チップ間高速信号伝送用イコライズ技術
• 高速DRAM用500MHz動作ノンプリチャージド・データバス方式の開発
• ±60ps位相合わせ精度の高速DRAM用多位相出力デジタル制御DLL
• Partial Response Detectionによるメモリ-プロセッサ間の低消費電力高速信号伝送方式
• 低電圧動作におけるDRAMセンスアンプ駆動方式
• 5-6.4Gbps 12チャネルプリエンファシス及びイコライザ内蔵トランシーバ(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 低消費電力SRAM向けチャージトランスファアンプとエンコードバス
• 低電圧センスアンプにおけるペアトランジスタばらつきの影響の検討
• マルチVth 0.35μm CMOSテクノロジ 1V 50MHz 15mW 32Kb SRAM
• B-5-60 ソフトウェア無線向け準固定ハードウェアの検討
• リコンフィギュラブルな演算ユニットを搭載した組込み向けプロセッサの設計(システムLSIのための先進アーキテクチャ論文)
• 25%のロッキングレンジを持つ20GHzインジェクションロックLC分周器(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 25%のロッキングレンジを持つ20GHzインジェクションロックLC分周器
• A 0.8-1.3V 16-channel 2.5Gbps High-speed Serial Transceiver in a 90nm Standard CMOS Process
• 1a-M-2 バリスティック系電気伝導における形状効果の数値解析
• 27a-P-8 ポイントコンタクトにおけるコンダクタンスへの反射障壁の影響
• 5-6.4Gbps 12チャネルプリエンファシス及びイコライザ内蔵トランシーバ(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 10Gbpsx4-channel CMOSパラレルインターフェース(VSLI一般(ISSCC'03関連特集))
• Dual Loop PLLを用いた2.5Gbps CMOSインターフェース (「VLSI一般」)
• 自己電圧参照差動PRD回路を用いた高速CMOSレール・レール入力レンジ受信回路
• Multi-processingサーバ間の高速データ転送を実現する1.25Gb/s I/Oインターフェース
• Multi-processingサーバ間の高速データ転送を実現する1.25Gb/s I/Oインターフェース
• Multi-processingサーバ間の高速データ転送を実現する1.25Gb/s I/Oインターフェース
• 差動PRD回路を用いた高速CMOS伝送回路の設計
• Resister-Transconductorハイブリッド回路を用いた20Gb/s同時双方向送受信回路(VLSI一般(ISSCC2006特集))
• 25%のロッキングレンジを持つ20GHzインジェクションロックLC分周器(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 90nm標準CMOSプロセスを用いて試作した40Gb/s 4:1 MUX/1:4 DEMUX(VLSIの設計/検証/テスト及び一般(デザインガイア))
• 90nm標準CMOSプロセスを用いて試作した40Gb/s 4:1 MUX/1:4 DEMUX(VLSIの設計/検証/テスト及び一般(デザインガイア))
• 90nm標準CMOSプロセスを用いて試作した40Gb/s 4:1 MUX/1:4 DEMUX(VLSIの設計/検証/テスト及び一般(デザインガイア))
• 90nm標準CMOSプロセスを用いて試作した40Gb/s 4:1 MUX/1:4 DEMUX(VLSIの設計/検証/テスト及び一般(デザインガイア))
• チップ間高速信号伝送用イコライズ技術
• 一時記憶バッファ構成によるDRAMロウサイクル時間の高速化
• 一時記憶バッファ構成によるDRAMロウサイクル時間の高速化
• 一時記憶バッファ構成によるDRAMロウサイクル時間の高速化
• 高速DRAM用500MHz動作ノンプリチャージド・データバス方式の開発
• プリイコライズ手法を用いたDRAM高速データ書き込み方式
• ±60ps位相合わせ精度の高速DRAM用多位相出力デジタル制御DLL
• DRAM用Multi-Phase DLL
• マルチギガビットクラスDRAMセンスアンプにおける実効的Vthのコントロール方式
• 高速信号伝送技術:Synfinity 2 (特集 21世紀に向けた研究開発)
• 動的再構成回路に基づくソフトウェア無線向け信号処理プラットフォームLSIの開発
• 動的再構成回路に基づくソフトウェア無線向け信号処理プラットフォームLSIの開発(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
• クラスタアーキテクチャ : 無線通信向けリコンフィギュラブル信号処理エンジン(リコンフィギャラブル応用II)
• 組込み向け4-way VLIWプロセッサにおけるキャッシュ制御ユニットの高性能化技術
• 25p-ZB-3 量子ポイントコンタクトから出射された電子波の角度分布とグリーン関数による解析
• 量子ポイントコンタクトから出射された電子波の角度分布
• 低消費電力SRAM向けチャージトランスファアンプとエンコードバス
• 低消費電力SRAM向けチャージトランスファアンプとエンコードバス
• B-17-6 ソフトウェア無線プラットフォーム評価ボードの開発(B-17. ソフトウェア無線, 通信1)
• 複素ガウス過程を考慮したフェージング環境における伝送路推定について(通信理論,信号理論基礎)
• B-5-210 802.11b 無線 LAN における CCK 復調方式の検討
• 特集9 : 研究解説 : 量子ポイントコンタクト構造における電子波伝導
• 量子ポイントコンタクトから出射された電子波の角度分布 (量子化機能材料)

もっと見る 閉じる

スポンサーリンク