Partial Response Detectionによるメモリ-プロセッサ間の低消費電力高速信号伝送方式
スポンサーリンク
概要
- 論文の詳細を見る
Partial Response Detection(PRD)は帯域が制限された伝送路での信号に重畳する符号間干渉を取り除く技術である。これをメモリ-プロセッサ間の信号伝送に適用することで、その消費電力を85%低減できる。伝送路はダンピング抵抗が挿入されているかあるいは大きい抵抗で終端される。これにPRDレシーバ、小サイズのドライバがつく。このとき、500Mbpsでの信号転送レートにおけるドライバの消費電力は10mW/pinである。また、0.35μmDRAMプロセスで試作したPRDレシーバにより、帯域が55MHzの伝送路において、帯域の約10倍の500Mbps/pinでの信号伝送が可能であることを実証した。またこのPRDレシーバ自身は800Mbps/pinの転送レートで動作することも確認した。
- 社団法人電子情報通信学会の論文
- 1997-05-23
著者
-
田口 眞男
富士通株式会社第4システムlsi事業部
-
田口 眞男
Spansion Japan
-
田口 眞男
富士通(株)半導体第二事業本部dram開発部
-
若山 繁俊
富士通研究所システムLSI開発研究所
-
加藤 好治
富士通VLSI株式会社
-
今村 健
富士通研究所システムLSI開発研究所
-
齋藤 美寿
株式会社富士通研究所
-
若山 繁俊
(株)富士通研究所
-
後藤 公太郎
(株)富士通研究所
-
斎藤 美寿
(株)富士通研究所
-
小川 淳二
(株)富士通研究所
-
田村 泰孝
(株)富士通研究所
-
今村 健
(株)富士通研究所
-
田村 泰孝
株式会社 富士通研究所
-
小川 淳二
株式会社 富士通研究所
-
後藤 公太郎
株式会社 富士通研究所
-
今村 健
富士通研究所先端システムlsi研究部
-
加藤 好治
富士通vlsi株式会社第2lsi開発部
-
齋藤 美寿
富士通研究所システムlsi開発研究所
関連論文
- 2. CMOS高速インタフェース(次世代コンピュータを支える超高速・超高密度インタコネクション技術)
- 800MHz DDR-FCRAM対応位相積算型アナログDLL
- チップ間高速信号伝送用イコライズ技術
- 高速DRAM用500MHz動作ノンプリチャージド・データバス方式の開発
- ±60ps位相合わせ精度の高速DRAM用多位相出力デジタル制御DLL
- Partial Response Detectionによるメモリ-プロセッサ間の低消費電力高速信号伝送方式
- 低電圧動作におけるDRAMセンスアンプ駆動方式
- 独立冗長セルアレイ方式を採用した256Mb DRAM
- 256メガビットDRAMの回路技術
- 5-6.4Gbps 12チャネルプリエンファシス及びイコライザ内蔵トランシーバ(VLSI回路,デバイス技術(高速,低電圧,低電力))
- グランドレベルプリチャージと非昇圧ワード線を用いた1 Gb SDRAMの開発
- グランドレベルプリチャージと非昇圧ワード線を用いた1Gb SDRAMの開発
- 新メモリとSOC、今何をすべきか? : 混載メモリの課題と展望(新メモリ技術とシステムLSI)
- 低消費電力SRAM向けチャージトランスファアンプとエンコードバス
- 低電圧センスアンプにおけるペアトランジスタばらつきの影響の検討
- マルチVth 0.35μm CMOSテクノロジ 1V 50MHz 15mW 32Kb SRAM
- B-5-60 ソフトウェア無線向け準固定ハードウェアの検討
- リコンフィギュラブルな演算ユニットを搭載した組込み向けプロセッサの設計(システムLSIのための先進アーキテクチャ論文)
- 25%のロッキングレンジを持つ20GHzインジェクションロックLC分周器(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 25%のロッキングレンジを持つ20GHzインジェクションロックLC分周器
- A 0.8-1.3V 16-channel 2.5Gbps High-speed Serial Transceiver in a 90nm Standard CMOS Process
- 1a-M-2 バリスティック系電気伝導における形状効果の数値解析
- 27a-P-8 ポイントコンタクトにおけるコンダクタンスへの反射障壁の影響
- 5-6.4Gbps 12チャネルプリエンファシス及びイコライザ内蔵トランシーバ(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 10Gbpsx4-channel CMOSパラレルインターフェース(VSLI一般(ISSCC'03関連特集))
- Dual Loop PLLを用いた2.5Gbps CMOSインターフェース (「VLSI一般」)
- 自己電圧参照差動PRD回路を用いた高速CMOSレール・レール入力レンジ受信回路
- Multi-processingサーバ間の高速データ転送を実現する1.25Gb/s I/Oインターフェース
- Multi-processingサーバ間の高速データ転送を実現する1.25Gb/s I/Oインターフェース
- Multi-processingサーバ間の高速データ転送を実現する1.25Gb/s I/Oインターフェース
- 差動PRD回路を用いた高速CMOS伝送回路の設計
- PDP動画像擬似輪郭の定量的評価方法の検討
- 容量結合形ジョセフソンメモリセルのセンス接合の応答解析
- Resister-Transconductorハイブリッド回路を用いた20Gb/s同時双方向送受信回路(VLSI一般(ISSCC2006特集))
- 25%のロッキングレンジを持つ20GHzインジェクションロックLC分周器(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 90nm標準CMOSプロセスを用いて試作した40Gb/s 4:1 MUX/1:4 DEMUX(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 90nm標準CMOSプロセスを用いて試作した40Gb/s 4:1 MUX/1:4 DEMUX(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 90nm標準CMOSプロセスを用いて試作した40Gb/s 4:1 MUX/1:4 DEMUX(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 90nm標準CMOSプロセスを用いて試作した40Gb/s 4:1 MUX/1:4 DEMUX(VLSIの設計/検証/テスト及び一般(デザインガイア))
- チップ間高速信号伝送用イコライズ技術
- 一時記憶バッファ構成によるDRAMロウサイクル時間の高速化
- 一時記憶バッファ構成によるDRAMロウサイクル時間の高速化
- 一時記憶バッファ構成によるDRAMロウサイクル時間の高速化
- 高速DRAM用500MHz動作ノンプリチャージド・データバス方式の開発
- プリイコライズ手法を用いたDRAM高速データ書き込み方式
- ±60ps位相合わせ精度の高速DRAM用多位相出力デジタル制御DLL
- レジスター制御型DLLを搭載した256Mb SDRAM
- 高速・低消費電力DRAMのためのビット線をプリチャージしないセンス方式
- 高速・低消費電力DRAMのためのビット線をプリチャージしないセンス方式
- 高速・低消費電力DRAMのためのビット線をプリチャージしないセンス方式
- DRAMのリフレッシュ特性を改善するためのセンス技術
- 高速メモリーバス用小振幅インターフェース回路の検討
- DRAM用Multi-Phase DLL
- マルチギガビットクラスDRAMセンスアンプにおける実効的Vthのコントロール方式
- 高速信号伝送技術:Synfinity 2 (特集 21世紀に向けた研究開発)
- 動的再構成回路に基づくソフトウェア無線向け信号処理プラットフォームLSIの開発
- 動的再構成回路に基づくソフトウェア無線向け信号処理プラットフォームLSIの開発(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- クラスタアーキテクチャ : 無線通信向けリコンフィギュラブル信号処理エンジン(リコンフィギャラブル応用II)
- 組込み向け4-way VLIWプロセッサにおけるキャッシュ制御ユニットの高性能化技術
- 基準電圧の選択幅が広い入力バッファ回路
- チップ間信号伝送技術
- 25p-ZB-3 量子ポイントコンタクトから出射された電子波の角度分布とグリーン関数による解析
- 量子ポイントコンタクトから出射された電子波の角度分布
- 低消費電力SRAM向けチャージトランスファアンプとエンコードバス
- 低消費電力SRAM向けチャージトランスファアンプとエンコードバス
- B-17-6 ソフトウェア無線プラットフォーム評価ボードの開発(B-17. ソフトウェア無線, 通信1)
- 複素ガウス過程を考慮したフェージング環境における伝送路推定について(通信理論,信号理論基礎)
- B-5-210 802.11b 無線 LAN における CCK 復調方式の検討
- 特集9 : 研究解説 : 量子ポイントコンタクト構造における電子波伝導
- 汎用メモリ・デバイスに適したオン・ボード相互接続試験技術
- 汎用メモリ・デバイスに適したオン・ボード相互接続試験技術
- 汎用メモリ・デバイスに適したオン・ボード相互接続試験技術
- 非接触メモリーカードの待機電力削減のための誘導結合型ウェイクアップトランシーバ(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 量子ポイントコンタクトから出射された電子波の角度分布 (量子化機能材料)
- 方向性結合器を用いた携帯機器用途向け0.15mm厚非接触コネクタ(低電圧/低消費電力技術,新デバイス・回路とその応用)