チップ間信号伝送技術

スポンサーリンク

概要

• 論文の詳細を見る

• MPUのクロックの高周波化や、パソコンのアーキテクチャの革新(Unified Memory Architecture)に対応してメモリを高速(ハイバンド)化するとき、LSI内部よりも、入出力インタフェース部分の性能がボトルネックになる。GTL, CTT, HSTLなどの小振幅規格が提案されてきた(図1)が、結局、外部に直列抵抗を用いるSSTLが高速Synchronous DRAMの標準インタフェースになった。ここではDRAMを対象に高速LSIの信号伝送を議論する。

• 社団法人電子情報通信学会の論文
• 1996-09-18

著者

• 田口 眞男

  富士通(株)半導体第二事業本部dram開発部

関連論文

• Partial Response Detectionによるメモリ-プロセッサ間の低消費電力高速信号伝送方式
• グランドレベルプリチャージと非昇圧ワード線を用いた1 Gb SDRAMの開発
• グランドレベルプリチャージと非昇圧ワード線を用いた1Gb SDRAMの開発
• チップ間信号伝送技術

スポンサーリンク