基準電圧の選択幅が広い入力バッファ回路
スポンサーリンク
概要
- 論文の詳細を見る
近年、マイクロプロセッサの高速化に伴い、プロセッサ・メモリ間を接続する線路に100MHzを越える高速動作が求められ、小振幅のインターフェース規格が検討されている。入力バッファ回路は、入力参照基準電圧Vrefと入力電圧の差を増幅するが、従来一般に用いられてきた入力バッファ回路は、電気的特性が基準電圧によって変化してしまう。もし、基準電圧の選択幅を広くすることができれば、異なったインターフェース規格の信号を同一のバッファで受けられ、用途の広いLSIが実現できる。今回、バイアス回路を工夫して、許容基準電圧幅の広い入力バッファ回路を開発した。
- 社団法人電子情報通信学会の論文
- 1994-09-26
著者
関連論文
- 800MHz DDR-FCRAM対応位相積算型アナログDLL
- チップ間高速信号伝送用イコライズ技術
- 高速DRAM用500MHz動作ノンプリチャージド・データバス方式の開発
- ±60ps位相合わせ精度の高速DRAM用多位相出力デジタル制御DLL
- Partial Response Detectionによるメモリ-プロセッサ間の低消費電力高速信号伝送方式
- 低電圧動作におけるDRAMセンスアンプ駆動方式
- 独立冗長セルアレイ方式を採用した256Mb DRAM
- 256メガビットDRAMの回路技術
- グランドレベルプリチャージと非昇圧ワード線を用いた1 Gb SDRAMの開発
- グランドレベルプリチャージと非昇圧ワード線を用いた1Gb SDRAMの開発
- 新メモリとSOC、今何をすべきか? : 混載メモリの課題と展望(新メモリ技術とシステムLSI)
- チップ間高速信号伝送用イコライズ技術
- 高速DRAM用500MHz動作ノンプリチャージド・データバス方式の開発
- ±60ps位相合わせ精度の高速DRAM用多位相出力デジタル制御DLL
- レジスター制御型DLLを搭載した256Mb SDRAM
- 高速メモリーバス用小振幅インターフェース回路の検討
- 基準電圧の選択幅が広い入力バッファ回路
- 500MHzパイプライン動作の1Mb-CMOS-SRAM
- 非接触メモリーカードの待機電力削減のための誘導結合型ウェイクアップトランシーバ(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 方向性結合器を用いた携帯機器用途向け0.15mm厚非接触コネクタ(低電圧/低消費電力技術,新デバイス・回路とその応用)