10Gbpsx4-channel CMOSパラレルインターフェース(VSLI一般(ISSCC'03関連特集))
スポンサーリンク
概要
- 論文の詳細を見る
1.2V 単一電源で動作する4チャネルの10Gb/s CMOSパラレルインターフェースを開発した。複数のチャネルに低ジッタで高精度のデータサンプリングクロックを分配するために、LC共振を利用したアナログPLLとPhase-InterpolatorベースのCPU (Clock Recovery Unit)からなるDual Loop PLLを採用した。これによりマルチチャネル化を実現することができた。トランシーバ1対あたりの消費電力は310mWである。0.11μ標準CMOSプロセスを用いて、1チップ上に2セットの10Gbps x4パラレルインターフェースを試作し、SONET OC-192のjitter toleranceを満たす10Gb/sデータ転送を確認した。
- 社団法人電子情報通信学会の論文
- 2003-05-21
著者
-
田村 泰孝
株式会社富士通研究所
-
後藤 公太郎
株式会社富士通研究所
-
森 俊彦
株式会社富士通研究所
-
森 俊彦
富士通研究所
-
山口 久勝
株式会社 富士通研究所
-
田村 泰孝
株式会社 富士通研究所
-
土肥 義康
株式会社富士通研究所
-
山口 久勝
株式会社富士通研究所
-
高内 英規
株式会社富士通研究所
-
木船 雅也
株式会社富士通研究所
-
松原 聡
富士通エルエスアイソリューション株式会社
-
千葉 孝也
富士通株式会社
-
高津 求
株式会社富士通研究所
-
松原 聡
富士通LSIソリューション株式会社
-
千葉 孝也
富士通東日本デジタル・テクノロジ株式会社
-
安佛 英明
株式会社富士通研究所
-
酒井 敏昭
富士通株式会社
-
山村 毅
富士通株式会社
-
木船 雅也
株式会社 富士通研究所
-
後藤 公太郎
株式会社 富士通研究所
-
森 俊彦
富士通
-
安佛 英明
富士通(株)
関連論文
- チップ間高速信号伝送用イコライズ技術
- 高速DRAM用500MHz動作ノンプリチャージド・データバス方式の開発
- ±60ps位相合わせ精度の高速DRAM用多位相出力デジタル制御DLL
- Partial Response Detectionによるメモリ-プロセッサ間の低消費電力高速信号伝送方式
- 低電圧動作におけるDRAMセンスアンプ駆動方式
- B-10-83 G-PON対応1.25Gbps CMOSバースト光受信プリアンプLSI(B-10.光通信システムB(光通信),一般講演)
- 5-6.4Gbps 12チャネルプリエンファシス及びイコライザ内蔵トランシーバ(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 量子化機能素子のためのAs-Grownナノ構造の作成
- 低消費電力SRAM向けチャージトランスファアンプとエンコードバス
- 25%のロッキングレンジを持つ20GHzインジェクションロックLC分周器(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 25%のロッキングレンジを持つ20GHzインジェクションロックLC分周器
- A 0.8-1.3V 16-channel 2.5Gbps High-speed Serial Transceiver in a 90nm Standard CMOS Process
- マルチエミッタ型RHETを用いた論理集積回路
- ダブルエミッタRHET構造を有するSRAMセル
- 1a-M-2 バリスティック系電気伝導における形状効果の数値解析
- 5-6.4Gbps 12チャネルプリエンファシス及びイコライザ内蔵トランシーバ(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 10Gbpsx4-channel CMOSパラレルインターフェース(VSLI一般(ISSCC'03関連特集))
- Dual Loop PLLを用いた2.5Gbps CMOSインターフェース (「VLSI一般」)
- 自己電圧参照差動PRD回路を用いた高速CMOSレール・レール入力レンジ受信回路
- Multi-processingサーバ間の高速データ転送を実現する1.25Gb/s I/Oインターフェース
- Multi-processingサーバ間の高速データ転送を実現する1.25Gb/s I/Oインターフェース
- Multi-processingサーバ間の高速データ転送を実現する1.25Gb/s I/Oインターフェース
- 差動PRD回路を用いた高速CMOS伝送回路の設計
- Resister-Transconductorハイブリッド回路を用いた20Gb/s同時双方向送受信回路(VLSI一般(ISSCC2006特集))
- 25%のロッキングレンジを持つ20GHzインジェクションロックLC分周器(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 90nm標準CMOSプロセスを用いて試作した40Gb/s 4:1 MUX/1:4 DEMUX(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 90nm標準CMOSプロセスを用いて試作した40Gb/s 4:1 MUX/1:4 DEMUX(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 90nm標準CMOSプロセスを用いて試作した40Gb/s 4:1 MUX/1:4 DEMUX(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 90nm標準CMOSプロセスを用いて試作した40Gb/s 4:1 MUX/1:4 DEMUX(VLSIの設計/検証/テスト及び一般(デザインガイア))
- チップ間高速信号伝送用イコライズ技術
- 一時記憶バッファ構成によるDRAMロウサイクル時間の高速化
- 一時記憶バッファ構成によるDRAMロウサイクル時間の高速化
- 一時記憶バッファ構成によるDRAMロウサイクル時間の高速化
- 高速DRAM用500MHz動作ノンプリチャージド・データバス方式の開発
- プリイコライズ手法を用いたDRAM高速データ書き込み方式
- ±60ps位相合わせ精度の高速DRAM用多位相出力デジタル制御DLL
- DRAM用Multi-Phase DLL
- マルチギガビットクラスDRAMセンスアンプにおける実効的Vthのコントロール方式
- 高速信号伝送技術:Synfinity 2 (特集 21世紀に向けた研究開発)
- 超高速CMOSインタフェース技術 (特集 システムLSI)
- 0.5μm CMOSスタンダードセルを用いたVSELP CODEC DSPの開発
- ダイナミックバイナリサーチによる高速チューニング機能を有した広帯域シンセサイザ(VLSI一般(ISSCC2006特集))
- ダイナミックバイナリサーチによる高速チューニング機能を有した広帯域シンセサイザ
- 周波数オフセット検出器を有する信号補間型タイミングリカバリシステム(信号処理および一般)
- 周波数オフセット検出器を有する信号補間型タイミングリカバリシステム
- 超高速CMOSインタフェース技術 (特集:システムLSI) -- (応用分野:コミュニケーション/ネットワーク)
- 桁外れの計算能力を持った未来のコンピュータ : 量子コンピュータの展望(学習院大学計算機センター 第17回 特別研究・研究会講演)
- 低消費電力SRAM向けチャージトランスファアンプとエンコードバス
- 低消費電力SRAM向けチャージトランスファアンプとエンコードバス
- 小面積・低消費電力5Gb/s SerDes マクロの開発
- 有線通信向け受信機フロントエンド回路技術の最新動向とその将来
- 有線通信向け受信機フロントエンド回路技術の最新動向とその将来
- 90nm CMOSテクノロジを用いた3バンド対応W-CDMA用電力増幅器IC(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- データ補間回路を用いた2-tap DFE付32Gb/sデータ受信器(招待講演,アナログ,アナデジ混載,RF及びセンサインタフェース回路)