5-6.4Gbps 12チャネルプリエンファシス及びイコライザ内蔵トランシーバ(VLSI回路,デバイス技術(高速,低電圧,低電力))
スポンサーリンク
概要
- 論文の詳細を見る
バックプレーン伝送を可能とする5-6.4Gbpsパラレルトランシーバを設計し、20dBまでの伝送ロスを補償する動作を確認した。本トランシーバは、12チャネルのトランスミッタ(Tx)、12チャネルのレシーバ(Rx)、LC-VCOPLLを用いたクロック発生器、及び、クロック・リカバリ・ユニット(CRU)から構成される。Txは5タップのプリエンファシス機能を内蔵し、Rxは符号間干渉(ISI)モニタつきのイヲライザ機能を内蔵する。ISIをモニタすることで、伝送線路の正確なロスの補償を行うことができる。6.4Gbps動作において20dBの伝送ロス補償動作を確認し、このときの消費電力はTxが150mW/チャネル、Rxが90mW/チャネルである。
- 社団法人電子情報通信学会の論文
- 2004-08-12
著者
-
田村 泰孝
株式会社富士通研究所
-
後藤 公太郎
株式会社富士通研究所
-
石田 秀樹
株式会社富士通研究所
-
山口 久勝
株式会社 富士通研究所
-
田村 泰孝
株式会社 富士通研究所
-
土肥 義康
株式会社富士通研究所
-
正木 俊一郎
富士通株式会社
-
東 裕人
株式会社富士通研究所
-
山口 久勝
株式会社富士通研究所
-
高内 英規
株式会社富士通研究所
-
正木 俊一郎
株式会社富士通研究所
-
木船 雅也
株式会社富士通研究所
-
松原 聡
富士通エルエスアイソリューション株式会社
-
千葉 孝也
富士通株式会社
-
木船 雅也
株式会社 富士通研究所
-
後藤 公太郎
株式会社 富士通研究所
関連論文
- チップ間高速信号伝送用イコライズ技術
- 高速DRAM用500MHz動作ノンプリチャージド・データバス方式の開発
- ±60ps位相合わせ精度の高速DRAM用多位相出力デジタル制御DLL
- Partial Response Detectionによるメモリ-プロセッサ間の低消費電力高速信号伝送方式
- 低電圧動作におけるDRAMセンスアンプ駆動方式
- B-10-83 G-PON対応1.25Gbps CMOSバースト光受信プリアンプLSI(B-10.光通信システムB(光通信),一般講演)
- 5-6.4Gbps 12チャネルプリエンファシス及びイコライザ内蔵トランシーバ(VLSI回路,デバイス技術(高速,低電圧,低電力))
- PWM方式機能イメージセンサの構成
- AD混載LSIにおける基板雑音の評価法
- PWM信号を用いたセルオートマトン型イメージ処理回路の構成
- 25%のロッキングレンジを持つ20GHzインジェクションロックLC分周器(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 25%のロッキングレンジを持つ20GHzインジェクションロックLC分周器
- A 0.8-1.3V 16-channel 2.5Gbps High-speed Serial Transceiver in a 90nm Standard CMOS Process
- 1a-M-2 バリスティック系電気伝導における形状効果の数値解析
- 5-6.4Gbps 12チャネルプリエンファシス及びイコライザ内蔵トランシーバ(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 10Gbpsx4-channel CMOSパラレルインターフェース(VSLI一般(ISSCC'03関連特集))
- Dual Loop PLLを用いた2.5Gbps CMOSインターフェース (「VLSI一般」)
- 自己電圧参照差動PRD回路を用いた高速CMOSレール・レール入力レンジ受信回路
- Multi-processingサーバ間の高速データ転送を実現する1.25Gb/s I/Oインターフェース
- Multi-processingサーバ間の高速データ転送を実現する1.25Gb/s I/Oインターフェース
- Multi-processingサーバ間の高速データ転送を実現する1.25Gb/s I/Oインターフェース
- 差動PRD回路を用いた高速CMOS伝送回路の設計
- Resister-Transconductorハイブリッド回路を用いた20Gb/s同時双方向送受信回路(VLSI一般(ISSCC2006特集))
- 25%のロッキングレンジを持つ20GHzインジェクションロックLC分周器(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 90nm標準CMOSプロセスを用いて試作した40Gb/s 4:1 MUX/1:4 DEMUX(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 90nm標準CMOSプロセスを用いて試作した40Gb/s 4:1 MUX/1:4 DEMUX(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 90nm標準CMOSプロセスを用いて試作した40Gb/s 4:1 MUX/1:4 DEMUX(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 90nm標準CMOSプロセスを用いて試作した40Gb/s 4:1 MUX/1:4 DEMUX(VLSIの設計/検証/テスト及び一般(デザインガイア))
- チップ間高速信号伝送用イコライズ技術
- 一時記憶バッファ構成によるDRAMロウサイクル時間の高速化
- 一時記憶バッファ構成によるDRAMロウサイクル時間の高速化
- 一時記憶バッファ構成によるDRAMロウサイクル時間の高速化
- 高速DRAM用500MHz動作ノンプリチャージド・データバス方式の開発
- プリイコライズ手法を用いたDRAM高速データ書き込み方式
- ±60ps位相合わせ精度の高速DRAM用多位相出力デジタル制御DLL
- DRAM用Multi-Phase DLL
- マルチギガビットクラスDRAMセンスアンプにおける実効的Vthのコントロール方式
- 高速信号伝送技術:Synfinity 2 (特集 21世紀に向けた研究開発)
- 超高速CMOSインタフェース技術 (特集:システムLSI) -- (応用分野:コミュニケーション/ネットワーク)
- 小面積・低消費電力5Gb/s SerDes マクロの開発
- 有線通信向け受信機フロントエンド回路技術の最新動向とその将来
- 有線通信向け受信機フロントエンド回路技術の最新動向とその将来
- データ補間回路を用いた2-tap DFE付32Gb/sデータ受信器(招待講演,アナログ,アナデジ混載,RF及びセンサインタフェース回路)