若山 繁俊 | 富士通研究所システムLSI開発研究所

スポンサーリンク

概要

• 若山 繁俊の詳細を見る
• 同名の論文著者
• 富士通研究所システムLSI開発研究所の論文著者

関連著者

• 若山 繁俊

  富士通研究所システムLSI開発研究所

• 若山 繁俊

  (株)富士通研究所

• 齋藤 美寿

  株式会社富士通研究所

• 田村 泰孝

  株式会社 富士通研究所

• 小川 淳二

  株式会社 富士通研究所

• 後藤 公太郎

  株式会社 富士通研究所

• 齋藤 美寿

  富士通研究所システムlsi開発研究所

• 今村 健

  富士通研究所システムLSI開発研究所

• 今村 健

  富士通研究所先端システムlsi研究部

• 田口 眞男

  富士通株式会社第4システムlsi事業部

• 田口 眞男

  Spansion Japan

• 張子 誠

  株式会社富士通研究所

• 張 子誠

  株式会社富士通研究所

• 田口 眞男

  富士通株式会社 半導体第2事業本部

• 若山 繁俊

  株式会社富士通研究所

• 荒木 久勝

  株式会社富士通研究所

• 小川 淳二

  株式会社富士通研究所

• 田村 泰孝

  株式会社富士通研究所

• 後藤 公太郎

  株式会社富士通研究所

• 今村 健

  株式会社富士通研究所

• 助川 和雄

  富士通株式会社

• 川嶋 将一郎

  富士通マイクロエレクトロニクス・システムマイクロ事業部

• 荒木 久勝

  富士通研

• 後藤 公太郎

  (株)富士通研究所

• 斎藤 美寿

  (株)富士通研究所

• 小川 淳二

  (株)富士通研究所

• 田村 泰孝

  (株)富士通研究所

• 川嶋 将一郎

  富士通研究所

• 助川 和雄

  富士通・半導体プロセス開発部

• 濱湊 真

  株)富士通研究所 システムlsi開発研究所

• 加藤 好治

  富士通VLSI株式会社

• 森 俊彦

  富士通研究所

• 笹川 隆平

  富士通研究所

• 濱湊 真

  富士通研究所

• 福士 功

  富士通研究所

• 加藤 好治

  富士通vlsi株式会社第2lsi開発部

• 相川 忠雄

  富士通株式会社第4システムLSI事業部

• 鈴木 孝章

  富士通株式会社第4システムLSI事業部

• 田村 泰孝

  富士通研究所システムLSI開発研究所

• 後藤 公太郎

  富士通研究所システムLSI開発研究所

• 斎藤 美寿

  富士通研究所システムLSI開発研究所

• 張 子誠

  富士通研究所システムLSI開発研究所

• 小川 淳二

  富士通研究所システムLSI開発研究所

• 西 敏哉

  富士通株式会社

• 河野 通有

  富士通株式会社

• 岡島 義憲

  富士通株式会社

• 森 俊彦

  株式会社富士通研究所

• 森 俊彦

  富士通

• 後藤 公太郎

  富士通研究所

• 河野 通有

  富士通株式会社デバイス技術統括部

• 田村 泰孝

  富士通研究所

• 田口 眞男

  富士通(株)半導体第二事業本部dram開発部

• 今村 健

  (株)富士通研究所

• 森 俊彦

  富士通株式会社

• 笹川 隆平

  (株)富士通研究所

• 濱湊 真

  (株)富士通研究所

• 川嶋 将一郎

  (株)富士通研究所

• 島内 由紀

  富士通研究所

• 壷井 修

  富士通・半導体プロセス開発部

• 山崎 辰也

  富士通・半導体プロセス開発部

• 島内 由紀

  (株)富士通研究所システムLSI開発研究所LSIテクノロジ研究部

• 岡野 廣

  富士通株式会社次世代テクニカルコンピューティング開発本部

• 齏藤 美寿

  株式会社富士通研究所

• 岡野 廣

  株式会社富士通研究所

• 依田 斉

  株式会社富士通研究所

• 安倍 健志

  富士通株式会社

• 岡野 廣

  富士通株式会社

もっと見る 閉じる

著作論文

• チップ間高速信号伝送用イコライズ技術
• 高速DRAM用500MHz動作ノンプリチャージド・データバス方式の開発
• ±60ps位相合わせ精度の高速DRAM用多位相出力デジタル制御DLL
• Partial Response Detectionによるメモリ-プロセッサ間の低消費電力高速信号伝送方式
• 低消費電力SRAM向けチャージトランスファアンプとエンコードバス
• 低電圧センスアンプにおけるペアトランジスタばらつきの影響の検討
• マルチVth 0.35μm CMOSテクノロジ 1V 50MHz 15mW 32Kb SRAM
• チップ間高速信号伝送用イコライズ技術
• 一時記憶バッファ構成によるDRAMロウサイクル時間の高速化
• 一時記憶バッファ構成によるDRAMロウサイクル時間の高速化
• 一時記憶バッファ構成によるDRAMロウサイクル時間の高速化
• 高速DRAM用500MHz動作ノンプリチャージド・データバス方式の開発
• ±60ps位相合わせ精度の高速DRAM用多位相出力デジタル制御DLL
• DRAM用Multi-Phase DLL
• 組込み向け4-way VLIWプロセッサにおけるキャッシュ制御ユニットの高性能化技術
• 低消費電力SRAM向けチャージトランスファアンプとエンコードバス
• 低消費電力SRAM向けチャージトランスファアンプとエンコードバス

もっと見る 閉じる

スポンサーリンク