Large Signal Sensing Schemeによる8Mbit SRAMマクロ(VSLI一般(ISSCC'03関連特集))

スポンサーリンク

概要

• 論文の詳細を見る

• 0.11μmCMOSトランジスタを用いて、アクセスタイム2.76ns、サイクルタイム3.00nsの8Mbit SRAMマクロを開発した。アクセス高速化および動作の安定化のためにLarge signal sensing schemeを用いた。また本方式は従来の方式よりもメモリセルのノイズマージンが大きい事を利用して、セル面積を増加させる事なくメモリセルを高速化した。本マクロはコンパイラによってローカルビットラインにつながるメモリセルの個数を自由に設定する事が出来るようになっており、使用するプロセスの種類によって最適な構成を選択する事が可能になっている。その結果、従来の手法に比較して約33%の高速化を実現した。

• 2003-05-21

著者

• 河野 通有

  富士通株式会社

• 芦澤 哲夫

  富士通株式会社次世代LSI開発事業部

• 横関 亘

  富士通株式会社FRAM事業部

• 三谷 純一

  富士通株式会社デバイス技術統括部

• 河野 通有

  富士通株式会社デバイス技術統括部

関連論文

• 高速DRAM用500MHz動作ノンプリチャージド・データバス方式の開発
• 強誘電体メモリを利用したセキュアDPGA
• 強誘電体メモリを利用したセキュアDPGA
• 強誘電体メモリを利用したセキュアDPGA
• 高速DRAM用500MHz動作ノンプリチャージド・データバス方式の開発
• Large Signal Sensing Schemeによる8Mbit SRAMマクロ(VSLI一般(ISSCC'03関連特集))
• レジスター制御型DLLを搭載した256Mb SDRAM
• 256MDRAM用シリンダー型セルの開発

スポンサーリンク