Power Gating 技術を搭載したシステムLSIにおける電源起動時間短縮手法 (低消費電力設計)
スポンサーリンク
概要
- 論文の詳細を見る
- [電子情報通信学会]の論文
- 2011-08-01
著者
関連論文
- 800MHz DDR-FCRAM対応位相積算型アナログDLL
- パワーゲーティング技術を搭載したシステムLSIの電源ノイズ抑制 (回路とシステム)
- パワーゲーティング技術を搭載したシステムLSIの電源ノイズ抑制
- 突入電流バイパス電源配線を用いて1μs以内で電源復帰できるパワーゲーティング技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 突入電流バイパス電源配線を用いて1μs以内で電源復帰できるパワーゲーティング技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- CMOS 90nm製造プロセスにおける組み込み型シングルチップマルチプロセッサの実現(VLSI一般(ISSCC2005特集))
- C-12-17 Power Gating技術を搭載したシステムLSIの電源ノイズ抑制手法(電源回路・ノイズ対策,C-12.集積回路,一般セッション)
- 招待講演 低消費電力LSIのための電源電圧制御技術 (回路とシステム)
- 低消費電力LSIのための電源電圧制御技術(招待講演)
- Power Gating 技術を搭載したシステムLSIにおける電源起動時間短縮手法 (低消費電力設計)
- 低消費電力LSIのための電源電圧制御技術