低消費電力LSIのための電源電圧制御技術

スポンサーリンク

概要

• 論文の詳細を見る
• 2012-01-12

著者

• 井上 淳樹

  (株)富士通研究所

• 川崎 健一

  (株)富士通研究所

• 藤澤 久典

  (株)富士通研究所

• 岡野 廣

  (株)富士通研究所

関連論文

• 800MHz DDR-FCRAM対応位相積算型アナログDLL
• パワーゲーティング技術を搭載したシステムLSIの電源ノイズ抑制 (回路とシステム)
• LSI, PCB一体ノイズ解析CADシステム(パッケージの電気解析・CAD技術,次世代電子機器における先端実装技術と電磁波ノイズ低減技術論文)
• 実時間サンプリングモードを持つ低消費電力プロセッサ向けオンダイ電源ノイズセンサー(アナログ・デジアナ・センサ,通信用LSI)
• パワーゲーティング技術を搭載したシステムLSIの電源ノイズ抑制
• エネルギー収支からみた細粒度電源制御技術の設計制約 : DVFS編(低電圧/低消費電力技術,新デバイス・回路とその応用)
• エネルギー収支からみた細粒度電源制御技術の設計制約 : Power Gating編(低電圧/低消費電力技術,新デバイス・回路とその応用)
• エネルギー収支からみた細粒度電源制御技術の設計制約 : DVFS編(グリーン・コンピューティング,低電圧/低消費電力技術,新デバイス・回路とその応用)
• エネルギー収支からみた細粒度電源制御技術の設計制約 : Power Gating編(グリーン・コンピューティング,低電圧/低消費電力技術,新デバイス・回路とその応用)
• 低振幅チャージ再利用型低電力SOI加算器
• 低振幅チャージ再利用型低電力SOI加算器
• 符号選択式Booth Encoderを用いた54×54bコンパクト乗算器
• 符号選択式Booth Encoderを用いた54×54bコンパクト乗算器
• 符号選択式Booth Encoderを用いた54×54bコンパクト乗算器
• 低Vth設計・低電圧動作によるCMOSデバイスの低消費電力化
• Tox,VdスケーリングによるCMOSデバイスの低消費電力化
• 突入電流バイパス電源配線を用いて1μs以内で電源復帰できるパワーゲーティング技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 突入電流バイパス電源配線を用いて1μs以内で電源復帰できるパワーゲーティング技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
• CMOS 90nm製造プロセスにおける組み込み型シングルチップマルチプロセッサの実現(VLSI一般(ISSCC2005特集))
• イベントドリブン法による分散回路シミュレーション方式
• 回路圧縮によるシミュレーションの高速化手法
• 高精度イベントドリブン回路シミュレーションの回路分割
• 予測法に基づく高精度イベントドリブン回路シミュレーション方式
• 予測法に基づく高精度イベントドリブン回路シミュレーション方式
• A-60 短チャネルMOSFETのトランジスタ縮約法(A-3. VLSI設計技術,一般講演)
• A-59 高精度イベントドリブンMOS回路シミュレーション方式(A-3. VLSI設計技術,一般講演)
• 低消費電力向け電源電圧調整手法とマルチVth CMOSを使用したSOCへの応用(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 低消費電力向け電源電圧調整手法とマルチVth CMOSを使用したSOCへの応用(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• プリチャージトランジスタのないセレクタを用いた32ビットダイナミック加算器
• プリチャージトランジスタのないセレクタを用いた32ビットダイナミック加算器
• C-12-17 Power Gating技術を搭載したシステムLSIの電源ノイズ抑制手法(電源回路・ノイズ対策,C-12.集積回路,一般セッション)
• On Die電源ノイズ観測技術とPower Gating技術開発への応用 (特集 研究開発最前線)
• 実時間サンプリングモードを持つ低消費電力プロセッサ向けオンダイ電源ノイズセンサー (情報センシング)
• PLT(Partial Low Threshold)-CMOSを用いた低消費電力技術
• PLT(Partial Low Threshold)-CMOSを用いた低消費電力技術
• PLT(Partial Low Threshold)-CMOSを用いた低消費電力技術
• 短チャネルMOSFETのトランジスタ縮約法
• 高精度イベントドリブンMOS回路シミュレーション方式
• 招待講演 低消費電力LSIのための電源電圧制御技術 (回路とシステム)
• 低消費電力LSIのための電源電圧制御技術(招待講演)
• Power Gating 技術を搭載したシステムLSIにおける電源起動時間短縮手法 (低消費電力設計)
• 低消費電力LSIのための電源電圧制御技術
• エネルギー効率からみたパワーゲーティングとDVFSの比較(低電圧・低消費電力ディジタル回路,低電圧/低消費電力技術,新デバイス・回路とその応用)
• エネルギー効率からみたパワーゲーティングとDVFSの比較(低電圧・低消費電力ディジタル回路,低電圧/低消費電力技術,新デバイス・回路とその応用)
• CT-2-3 パワーゲーティングとアダプティブ技術(CT-2.省エネルギー化のためのLSIと給電技術-Green by ITとGreen of IT-,ソサイエティ企画)

もっと見る 閉じる

スポンサーリンク