高精度イベントドリブン回路シミュレーションの回路分割
スポンサーリンク
概要
- 論文の詳細を見る
高性能のプロセッサなどの開発において、トランジスタレベルのシミュレーションツールがますます重要になっている。SPICEに代表される直接法による通常の回路シミュレータは、高精度だが回路規模や計算速度など処理能力が低い。これに対してMOTISをはじめとして、計算法を簡略化した多くのシミュレータが開発されている。しかしながら、これらは場合によって解が不安定になり信頼性に問題がある。我々は、分割した部分回路を直接法で計算し、部分回路間をイベントドリブン法で処理するMOS回路シミュレータの開発を行っている。ここでは、回路分割法とシミュレーションの精度・効率について報告する。
- 社団法人電子情報通信学会の論文
- 1995-03-27
著者
-
鹿毛 哲郎
(株) 富士通研究所
-
鹿毛 哲郎
(株)富士通研究所lsiデザイン研究部
-
北浦 智靖
株式会社富士通研究所
-
藤澤 久典
(株)富士通研究所
-
藤沢 久典
富士通研
-
川藤 富美代
(株) 富士通研究所
-
川藤 富美代
(株)富士通研究所
-
北浦 智靖
(株)富士通研究所
-
北浦 智康
(株) 富士通研究所
関連論文
- 点・ブロック緩和法による並列回路シミュレーション
- パワーゲーティング技術を搭載したシステムLSIの電源ノイズ抑制 (回路とシステム)
- 動画像処理向けDRAM混載DSP「MSPM」の開発
- 動画像処理向けDRAM混載DSP「MSPM」の開発
- 動画像処理向けDRAM混載DSP「MSPM」の開発
- 動画像処理向けDRAM混載DSP「MSPM」の開発
- 動画像処理向けDRAM混載DSP「MSPM」
- パワーゲーティング技術を搭載したシステムLSIの電源ノイズ抑制
- 1チップMPEG2ビデオエンコーダLSIの開発とシステム展開
- 1チップMPEG2ビデオエンコーダLSIの開発とシステム展開
- 1チップMPEG2ビデオエンコーダLSIの開発とシステム展開
- 遅延計算におけるインダクタンスを考慮すべき配線の統計的選別手法
- TA-2-4 インダクタンスに起因する配線遅延変動の統計的予測手法
- イベントドリブン法による分散回路シミュレーション方式
- 回路圧縮によるシミュレーションの高速化手法
- 高精度イベントドリブン回路シミュレーションの回路分割
- 予測法に基づく高精度イベントドリブン回路シミュレーション方式
- 予測法に基づく高精度イベントドリブン回路シミュレーション方式
- A-60 短チャネルMOSFETのトランジスタ縮約法(A-3. VLSI設計技術,一般講演)
- A-59 高精度イベントドリブンMOS回路シミュレーション方式(A-3. VLSI設計技術,一般講演)
- C-12-17 Power Gating技術を搭載したシステムLSIの電源ノイズ抑制手法(電源回路・ノイズ対策,C-12.集積回路,一般セッション)
- 2分決定グラフのための変数順決定アルゴリズムとその評価
- 時相論理による仕様記述支援システム
- グラフに基づく論理照合アルゴリズムの評価と改良
- SPICEの成功要因とポストSPICEシミュレータ
- 短チャネルMOSFETのトランジスタ縮約法
- 高精度イベントドリブンMOS回路シミュレーション方式
- VLSI回路シミュレーション(3.回路及びEMC設計・評価におけるシミュレーション(電子情報通信を支えるシミュレーション技術)
- ポストSPICE回路シミュレータ
- 低消費電力LSIのための電源電圧制御技術(招待講演)
- 低消費電力LSIのための電源電圧制御技術