点・ブロック緩和法による並列回路シミュレーション

スポンサーリンク

概要

論文の詳細を見る
VLSI回路設計では大規模回路を高速・高精度に解析できる回路シミュレータが不可欠である。このため並列処理による回路シミュレーションの研究開発が広く行われている。高並列処理のために回路の分割数が増えるにつれて接続ノード数が増加し、この結果、縁付きブロック対角(BBD)行列の接続ノード部分が大きくなる。直接法は収束性の問題がなく信頼性が高いが、BBD行列の縁の部分から接続行列部分へ多数のフィルインを生じる。このため、直接法では接続行列の作成・求解のための通信がネックとなる。本方式では、各部分回路は直接法で解析し、接続行列は緩和法で求解することにより、並列回路シミュレーションの高速化を目指している。
1995-03-27

著者

関連論文

もっと見る

スポンサーリンク