短チャネルMOSFETのトランジスタ縮約法
スポンサーリンク
概要
- 論文の詳細を見る
回路シミュレーションの高速化のために,トランジスタの縮約(reduction)という方法がある.これは,複数のMOSFETを等価なMOSFETに置き換えて,対象素子数を減らすことにより,高速化を実現する方法である.しかし,従来の縮約法は単純なShockleyモデルに対しては厳密に成り立つが,短チャネルモデルの様な複雑なモデルに適用すると大きな誤差が生じてしまう.そこで,BSIMモデルを参考に,複雑なモデルのMOSFETの縮約法について検討する.
- 電子情報通信学会の論文
- 1994-09-26
著者
関連論文
- 点・ブロック緩和法による並列回路シミュレーション
- パワーゲーティング技術を搭載したシステムLSIの電源ノイズ抑制 (回路とシステム)
- パワーゲーティング技術を搭載したシステムLSIの電源ノイズ抑制
- イベントドリブン法による分散回路シミュレーション方式
- 回路圧縮によるシミュレーションの高速化手法
- 高精度イベントドリブン回路シミュレーションの回路分割
- 予測法に基づく高精度イベントドリブン回路シミュレーション方式
- 予測法に基づく高精度イベントドリブン回路シミュレーション方式
- A-60 短チャネルMOSFETのトランジスタ縮約法(A-3. VLSI設計技術,一般講演)
- A-59 高精度イベントドリブンMOS回路シミュレーション方式(A-3. VLSI設計技術,一般講演)
- C-12-17 Power Gating技術を搭載したシステムLSIの電源ノイズ抑制手法(電源回路・ノイズ対策,C-12.集積回路,一般セッション)
- SPICEの成功要因とポストSPICEシミュレータ
- 短チャネルMOSFETのトランジスタ縮約法
- 高精度イベントドリブンMOS回路シミュレーション方式
- VLSI回路シミュレーション(3.回路及びEMC設計・評価におけるシミュレーション(電子情報通信を支えるシミュレーション技術)
- ポストSPICE回路シミュレータ
- 低消費電力LSIのための電源電圧制御技術(招待講演)
- 低消費電力LSIのための電源電圧制御技術