時相論理による仕様記述支援システム
スポンサーリンク
概要
- 論文の詳細を見る
仕様記述、論理検証および論理合成に関する様々なツールの開発を行なってきた。しかし、これらのツールを実際の設計に対して適用しようとすると、まだ次のような問題が残されている。(1)慣れていない設計者にとって論理的な仕様記述は必ずしも容易ではない。(2)論理検証および論理合成システムにとって、大規模回路を扱うことは困難である。ここでは、これらの問題のうち(1)を解決する方法として、時相論理による仕様記述を支援するツールを開発したので報告する。
- 一般社団法人情報処理学会の論文
- 1989-03-15
著者
関連論文
- 動的パッチ読み出し機構を備えた製造後機能修正可能アクセラレータ (画像工学)
- 動的パッチ読み出し機構を備えた製造後機能修正可能アクセラレータ (集積回路)
- 動的パッチ読み出し機構を備えた製造後機能修正可能アクセラレータ (信号処理)
- ハードウェアデバッグ支援のためのエラー入出力トレースの上位レベル設計における再現手法(高位レベルテスト・検証,VLSI設計とテスト及び一般)
- 製造後デバッグのための入出力シーケンススライシング手法(設計/テスト/検証)
- 充足可能性判定に基づくシステムレベルデバッグ支援手法におけるバグモデルの導入による効率化
- 上位設計記述の解析を利用した製造後機能テストの効率化
- 動的パッチ読み出し機構を備えた製造後機能修正可能アクセラレータ
- パワーゲーティング技術を搭載したシステムLSIの電源ノイズ抑制
- 依存グラフを用いた局所的な記号シミュレーションによるC言語記述に対する等価性検証手法の提案(システムLSI設計及び一般)