有機酸ドライクリーニングによるコンタクトビア形成による歩留まり・信頼性の向上
スポンサーリンク
概要
- 論文の詳細を見る
- 2008-07-10
著者
-
杉井 寿博
(株)富士通研究所
-
河野 隆宏
富士通(株)
-
中村 友二
富士通研究所
-
二木 俊郎
株式会社富士通研究所
-
杉井 寿博
富士通マイクロエレクトロニクス株式会社
-
杉井 寿博
富士通研究所
-
筑根 敦弘
(株)富士通研究所
-
大場 隆之
東京大学大学院工学系研究科総合研究機構
-
中村 友二
(株)富士通研究所
-
工藤 寛
富士通研究所
-
筑根 敦弘
富士通研究所
-
二木 俊郎
富士通研究所
-
大場 隆之
東京大学
-
杉井 寿博
富士通研究所 デバイス開発部
-
水島 賢子
株式会社富士通研究所
-
中石 雅文
富士通(株)
-
中田 義弘
株式会社富士通研究所
-
射場 義久
富士通株式会社
-
射場 義久
富士通マイクロエレクトロニクス
-
石川 健治
富士通研究所
-
石川 健治
富士通研究所(株)ファブテクノロジ研究部
-
尾崎 史朗
富士通研究所
-
中田 義弘
富士通研究所
-
中石 雅文
富士通マイクロエレクトロニクス
-
秋山 深一
富士通マイクロエレクトロニクス
-
水島 賢子
富士通研究所
-
林 雅一
富士通マイクロエレクトロニクス
-
河野 隆宏
富士通マイクロエレクトロニクス
-
岩田 浩
富士通マイクロエレクトロニクス
-
杉井 寿博
富士通マイクロエレクトロニクス
-
水島 賢子
東京大学大学院工学系研究化総合研究機構
関連論文
- トランジスタ領域毎に最適化された複数歪技術を用いる45nm高性能・低リークバルクロジックプラットフォーム技術(IEDM(先端CMOSデバイス・プロセス技術))
- フリップチップ実装工程におけるCu/low-k多層配線の信頼性向上技術(配線・実装技術と関連材料技術)
- Cu配線におけるグレインおよび微小ボイドの発生
- プロセス最適化によるSiGeソース・ドレインPMOSFETの性能向上
- 極薄熱酸化膜中の金属ナノクリスタルの形成と単一電子帯電効果の観測
- 極薄酸化膜中のSnナノクリスタルの形成と単一電子帯電効果の観測
- Bi-Sr-Ca-Cu-O系CVD膜の電気的特性
- Sub-30nm NMOSFETにおけるゲートLER起因閾値電圧ばらつきを抑制するための包括的な不純物分布設計法(低電圧/低消費電力技術、新デバイス・回路とその応用)
- デカボランイオン注入による損傷の形成とその増速拡散への影響
- ハイブリッド・ゲート構造(NMOS:不純物閉じ込め層/PMOS:FLAによるNi-FUSI)を有する高性能サブ35nmバルクCMOSFET : ハイブリッド・ゲート構造(低電圧/低消費電力技術,新デバイス・回路とその応用)
- トランジスタ領域毎に最適化された複数歪技術を用いる45nmノード高性能・低リークバルクロジックプラットフォーム技術
- 不純物閉じ込め層(DCL)を有するサブ40nm高性能CMOS特性(IEDM(先端CMOSデバイス・プロセス技術))
- 自己形成InAs量子ドットのホールバーニングメモリ応用
- 自己形成InAsも量子ドットの光電流ホールバーニングの観測
- 自己形成InAs量子ドットの光電流ホールバーニングの観測
- 磁場閉じ込めおよび正四面体溝を利用した量子ドット共鳴トンネル素子
- 65nmノード用高性能25nm CMOS技術
- 65nmノード用高性能25nm CMOS技術(IEDM特集:先端CMOSデバイス・プロセス技術)
- ウェーハ積層を用いた三次元高集積化技術(先端電子デバイスパッケージと高密度実装における評価・解析技術論文)
- 32nm世代以降の高信頼多層配線に向けた超薄膜バリア技術(配線・実装技術と関連材料技術)
- 極薄熱酸化膜中の金属ナノクリスタルの形成と単一電子帯電効果の観測
- 極薄酸化膜中のSnナノクリスタルの形成と単一電子帯電効果の観測
- TaNバリアメタル上のCu/Zrシード層の電気特性と密着性
- 極薄トンネル酸化膜を有するフローティングゲートメモリ : ダイレクトトンネルメモリ(DTM)
- 裏面Ti堆積によるC49-C54 TiSi_2相転移の促進と低抵抗微細電極の形成
- 30p-TD-10 Bi-Sr-Ca-Cu-O系CVD膜の構造と電気的特性
- ハイブリッド・ゲート構造(NMOS:不純物閉じ込め層/PMOS:FLAによるNi-FUSI)を有する高性能サブ35nmバルクCMOSFET : ハイブリッド・ゲート構造(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 低待機時消費電力、90-nm、HfO2ゲート絶縁膜MOSFET
- 低待機時消費電力、90-nm、Hf02ゲート絶縁膜 MOSFET
- 自己形成InAs量子ドットのホールバーニングメモリ応用
- 自己形成InAs量子ドットのホールバーニングメモリ応用
- 正四面体溝を利用した量子ドット形成
- ULSI・実装インターコネクト材料技術調査専門委員会
- 実デバイス基板を用いたサブ10ミクロン薄化技術の開発(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 実デバイス基板を用いたサブ10ミクロンの薄化技術の開発(SSD,低電圧/低消費電力技術,新デバイス・回路とその応用)
- Sub-30nm NMOSFETにおけるゲートLER起因閾値電圧ばらつきを抑制するための包括的な不純物分布設計法(低電圧/低消費電力技術、新デバイス・回路とその応用)
- インバータ特性電流を用いた低消費電力CMOS回路用デバイス設計
- メタルオーバーゲート構造を用いた低電力・高周波SOI-DTMOS
- 高傾斜角インジウム注入技術を用いるサブ100nm nMOSFETのチャネル制御技術〔含 英文〕 (新しい地球環境と豊かなネットワーク社会を生み出す半導体技術) -- (セッション8 先端デバイス技術--限りなき微細化・高機能化への挑戦)
- サブ0.1μmCMOS技術 (特集 21世紀に向けた研究開発)
- 微細MOSデバイスにおけるオーバーラップ容量の影響
- 低Vth設計・低電圧動作によるCMOSデバイスの低消費電力化
- Tox,VdスケーリングによるCMOSデバイスの低消費電力化
- 光散乱法を利用した薄膜Si_Ge_X/Siの転位運動の観測(シリコン関連材料の作製と評価)
- イオン注入により導入された酸素・窒素不純物がSiGe/Siヘテロ構造の転位の挙動に及ぼす影響について(シリコン関連材料の作製と評価)
- 45nmノード以降に適用可能なCu配線用PVDバリアメタル技術(配線・実装技術と関連材料技術)
- 20109 機械工学が支援できる最先端デバイス(2)(機械工学が支援する最先端デバイス技術,OS1 機械工学が支援する微細加工技術(半導体・MEMS・NEMS))
- LSIプロセスと表面技術
- 第1回薄膜基礎講座
- TiSi_2の結晶粒径と配向性がC49-C54相変態に与える影響 : プリアモルファス化注入による相変態促進機構の検討
- TiSi_2の結晶粒径と配向性がC49-C54相変態に与える影響 : プリアモルファス化注入による相変態促進機構の検討
- サリサイドプロセスにおけるCoSi_2の反応過程
- TEMによるスパッタTiN膜の結晶粒構造とち密性の評価
- 28p-APS-22 LT-SEMによる超伝導薄膜の観察
- 極薄Si直接窒化・酸化ゲート絶縁膜の評価
- NCSを用いた多層配線技術(低誘電率層間膜,配線材料及び一般)
- スパッタ法とCVD法とスパッタ・リフロー法とで成膜したCMP-Cu配線の特性比較
- CV測定によるInAs自己形成ドットの量子準位の評価
- CV測定によるInAs自己形成ドットの量子準位の評価
- LSI多層配線の信頼性
- 窒化酸化膜緩衝層を用いた改良LOCOS (ON-LOCOS) 素子分離技術
- ダイレクトトンネルメモリ(DTM)の展望
- 量子コンピュ-タとその将来
- 浅いソース・ドレイン接合をもつ微細pMOSFETの特性
- 浅いソース・ドレイン接合をもつ微細pMOSFETの特性
- Ta_2O_5/SiO_2をゲート絶縁膜に用いた微細nMOSFETの試作
- 高濃度チャネルとカウンタドープを用いたサブ0.1μmSOI-MOSFET
- ディープサブミクロンCMOSインバータの遅延時間削減への検討
- ダブルゲートSOI-MOSFETのスケーリング理論に基づく伝搬遅延時間の解析
- N_2Oプラズマアニールによるフッ素ドープSiO_2(SiOF)膜の比誘電率の安定化
- 65nm node以降へ向けたNCS/Cu多層配線
- 細幅Cu配線のストレスマイグレーション(低誘電率層間膜,配線材料及び一般)
- 有機酸ドライクリーニングによるコンタクトビア形成による歩留まり・信頼性の向上
- 高速,低電圧動作のためのディープサブミクロンCMOSデバイス技術(ディープサブミクロンMOSトランジスタ技術小特集)
- 不揮発性メモリ・ユニポーラ型ReRAMの90nm世代における回路動作の提案
- ダマシンコンタクトTSVによる三次元集積化
- Cu/ポーラスLow-k多層配線におけるバリアメタル酸化の評価
- Cu-Mn合金を用いた高信頼超薄膜バリアメタル
- 3次元積層技術における低温バンプレスTSVプロセス(配線・実装技術と関連材料技術)
- J0601-2-6 集積回路中の配線用銅薄膜界面に対する付着強度の評価([J0601-2]電子情報機器,電子デバイスの強度・信頼性評価と熱制御(2))
- Si貫通ビア(TSV)の側壁ラフネスに起因したリーク電流特性とビア応力の関係(配線・実装技術と関連材料技術)
- Wafer-on-wafer構造における貫通Si電極周辺の局所歪の評価(配線・実装技術と関連材料技術)
- [パネルディスカッション]デバイス・回路技術者協議 : ゲートリーク問題は誰が解くか?(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- C-6-3 TSV配線における絶縁層としてのSiN_x膜の低温作製(C-6. 電子部品・材料,一般セッション)
- [パネルディスカッション]デバイス・回路技術者協議 : ゲートリーク問題は誰が解くか?(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- Specimen Size Effect of Interface Strength Distribution Induced by Grain Structure of Cu Line
- システムLSI混載用STT-MRAMの高性能化とBEOLへのインテグレーション(不揮発メモリ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- システムLSI混載用STT-MRAMの高性能化とBEOLへのインテグレーション(不揮発メモリ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- ラジカル反応を応用した低温でのSiN_x膜の作製
- スパコンからモバイル端末までを支える先端実装技術
- 混載SRAM置き換え用STT-MRAMの高性能化とインテグレーション(先端メモリ)
- 3D/2.5D-IC向けチップ間接続配線の高信頼性を実現するバリア技術(次世代電子機器を支える三次元積層技術と先端実装の設計・評価技術論文)
- 104 集積回路配線用銅薄膜の付着強度評価における試験片寸法の効果(OS1.電子デバイス・電子材料と計算力学(1),OS・一般セッション講演)
- LSI配線構造中のCu/絶縁膜界面の結晶粒レベル局所強度に対応するサブミクロン機械工学への挑戦(配線・実装技術と関連材料技術)
- OS2406 半導体デバイス配線構造における局所付着強度分布の統計的評価の試み(OS24-2 三次元積層半導体チップにおけるシリコン貫通ビア/微細金属接合技術と強度信頼性,OS-24 三次元積層半導体チップにおけるシリコン貫通ビア/微細金属接合技術と強度信頼性)
- C-6-5 Tsvに適用可能な低温SiN。膜のキャラクタリゼーション(C-6.電子部品・材料,一般セッション)
- STT-MRAMの特性改善に向けたダミーフリー層と2重トンネル接合を有する新しいMTJ(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 低温プロセスによるSiN_x膜の特性評価(簿膜プロセス・材料,一般)
- Si貫通ビア(TSV)の側壁ラフネスに起因したリーク電流特性とビア応力の関係
- C-6-2 低温作製されたスパッタ-SiN_x膜のカバレージ特性(C-6.電子部品・材料,一般セッション)