Si貫通ビア(TSV)の側壁ラフネスに起因したリーク電流特性とビア応力の関係(配線・実装技術と関連材料技術)
スポンサーリンク
概要
- 論文の詳細を見る
Cu貫通ビア(TSV)のリーク電流の挙動と側壁ラフネスの関係を評価した。TSVエッチング形成にはBoschと非Bosch(ダイレクトエッチング)プロセスを用い、SiON膜を低温プラズマ気相成長法(LT-PECVD)により形成した。Boschエッチングではエッチング/デポジションサイクルによって形成されるスカロップと呼ばれるマイクロラフネスがビア側壁に形成される。TSVのリーク電流を評価した結果、Boschプロセスの場合は非Boschプロセスよりも10倍高いリーク電流であった。ビア側壁の透過電子顕微鏡(TEM)観察の結果、マイクロクラックがTSV側壁のSiON膜中にスカロップ形状に影響され形成されていた。有限要素法(FEM)を用いた熱機械的応力解析ではラフネス部分に高い残留応力がSiON膜内部に発生していた。クラック領域ではCuの弾性変形による高い引っ張り応力と熱処理工程中のCu拡散によるリーク電流の拡大を示唆していた。非Boschのダイレクトエッチングプロセスは信頼性の高いTSV形成に有効であり、Boshプロセスではより短いサイクルタイムが必要である。
- 2012-02-27
著者
-
中村 友二
富士通研究所
-
大場 隆之
東京大学大学院工学系研究科総合研究機構
-
前田 展秀
東京大学大学院工学系研究科総合研究機構
-
北田 秀樹
東京大学大学院工学系研究科総合研究機構
-
中村 友二
(株)富士通研究所
-
金 永〓
東京大学工学系研究科
-
藤本 興冶
東京大学工学系研究科
-
水島 賢子
株式会社富士通研究所
-
藤本 興治
大日本印刷
-
水島 賢子
富士通研究所
-
前田 展秀
東京大学大学院工学系研究化総合研究機構
-
水島 賢子
東京大学大学院工学系研究化総合研究機構
-
大場 隆之
東京大学大学院工学系研究化総合研究機構
-
北田 秀樹
東京大学大学院工学系研究化総合研究機構
-
藤本 興治
大日本印刷株式会社
-
NAKATA Yoshihiro
Fujitsu Laboratories Ltd.
-
児玉 祥一
東京大学大学院工学系研究科総合研究機構
-
金 永束
東京大学大学院工学系研究科総合研究機構
-
金 永〓
東京大学大学院工学系研究科総合研究機構
関連論文
- フリップチップ実装工程におけるCu/low-k多層配線の信頼性向上技術(配線・実装技術と関連材料技術)
- Cu配線におけるグレインおよび微小ボイドの発生
- Si(001)基板上に成長したAl結晶の構造評価
- 14p-DJ-7 Si(001)上のAl薄膜のSTM観察
- Bi-Sr-Ca-Cu-O系CVD膜の電気的特性
- ウェーハ積層を用いた三次元高集積化技術(先端電子デバイスパッケージと高密度実装における評価・解析技術論文)
- 32nm世代以降の高信頼多層配線に向けた超薄膜バリア技術(配線・実装技術と関連材料技術)
- TaNバリアメタル上のCu/Zrシード層の電気特性と密着性
- 裏面Ti堆積によるC49-C54 TiSi_2相転移の促進と低抵抗微細電極の形成
- 30p-TD-10 Bi-Sr-Ca-Cu-O系CVD膜の構造と電気的特性
- 低待機時消費電力、90-nm、HfO2ゲート絶縁膜MOSFET
- 低待機時消費電力、90-nm、Hf02ゲート絶縁膜 MOSFET
- ULSI・実装インターコネクト材料技術調査専門委員会
- 実デバイス基板を用いたサブ10ミクロン薄化技術の開発(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 実デバイス基板を用いたサブ10ミクロンの薄化技術の開発(SSD,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 光散乱法を利用した薄膜Si_Ge_X/Siの転位運動の観測(シリコン関連材料の作製と評価)
- イオン注入により導入された酸素・窒素不純物がSiGe/Siヘテロ構造の転位の挙動に及ぼす影響について(シリコン関連材料の作製と評価)
- 20109 機械工学が支援できる最先端デバイス(2)(機械工学が支援する最先端デバイス技術,OS1 機械工学が支援する微細加工技術(半導体・MEMS・NEMS))
- LSIプロセスと表面技術
- 第1回薄膜基礎講座
- TiSi_2の結晶粒径と配向性がC49-C54相変態に与える影響 : プリアモルファス化注入による相変態促進機構の検討
- TiSi_2の結晶粒径と配向性がC49-C54相変態に与える影響 : プリアモルファス化注入による相変態促進機構の検討
- サリサイドプロセスにおけるCoSi_2の反応過程
- TEMによるスパッタTiN膜の結晶粒構造とち密性の評価
- 28p-APS-22 LT-SEMによる超伝導薄膜の観察
- NCSを用いた多層配線技術(低誘電率層間膜,配線材料及び一般)
- スパッタ法とCVD法とスパッタ・リフロー法とで成膜したCMP-Cu配線の特性比較
- LSI多層配線の信頼性
- Mo仕事関数シフトへの窒素プロファイルの影響(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- デュアルゲートCMOS応用を目指したN^+注入によるMo仕事関数制御とその影響
- 傾角注入によるSbエクステンション-ゲート間のオーバーラップ制御
- 65nm node以降へ向けたNCS/Cu多層配線
- 細幅Cu配線のストレスマイグレーション(低誘電率層間膜,配線材料及び一般)
- 有機酸ドライクリーニングによるコンタクトビア形成による歩留まり・信頼性の向上
- ダマシンコンタクトTSVによる三次元集積化
- Cu/ポーラスLow-k多層配線におけるバリアメタル酸化の評価
- 3a-Q-3 Si(hhm)(m/h=1.4-1.5)面のSTM観察
- 3次元LSI集積化技術 (特集 研究開発最前線)
- Effects of Etch Rate on Plasma-Induced Damage to Porous Low-$k$ Films
- 3次元積層技術における低温バンプレスTSVプロセス(配線・実装技術と関連材料技術)
- J0601-2-6 集積回路中の配線用銅薄膜界面に対する付着強度の評価([J0601-2]電子情報機器,電子デバイスの強度・信頼性評価と熱制御(2))
- Si貫通ビア(TSV)の側壁ラフネスに起因したリーク電流特性とビア応力の関係 (シリコン材料・デバイス)
- Diffusion Resistance of Low Temperature Chemical Vapor Deposition Dielectrics for Multiple Through Silicon Vias on Bumpless Wafer-on-Wafer Technology
- Si貫通ビア(TSV)の側壁ラフネスに起因したリーク電流特性とビア応力の関係(配線・実装技術と関連材料技術)
- Wafer-on-wafer構造における貫通Si電極周辺の局所歪の評価(配線・実装技術と関連材料技術)
- C-6-3 TSV配線における絶縁層としてのSiN_x膜の低温作製(C-6. 電子部品・材料,一般セッション)
- Specimen Size Effect of Interface Strength Distribution Induced by Grain Structure of Cu Line
- ラジカル反応を応用した低温でのSiN_x膜の作製
- スパコンからモバイル端末までを支える先端実装技術
- 3D/2.5D-IC向けチップ間接続配線の高信頼性を実現するバリア技術(次世代電子機器を支える三次元積層技術と先端実装の設計・評価技術論文)
- 104 集積回路配線用銅薄膜の付着強度評価における試験片寸法の効果(OS1.電子デバイス・電子材料と計算力学(1),OS・一般セッション講演)
- LSI配線構造中のCu/絶縁膜界面の結晶粒レベル局所強度に対応するサブミクロン機械工学への挑戦(配線・実装技術と関連材料技術)
- OS2406 半導体デバイス配線構造における局所付着強度分布の統計的評価の試み(OS24-2 三次元積層半導体チップにおけるシリコン貫通ビア/微細金属接合技術と強度信頼性,OS-24 三次元積層半導体チップにおけるシリコン貫通ビア/微細金属接合技術と強度信頼性)
- C-6-5 Tsvに適用可能な低温SiN。膜のキャラクタリゼーション(C-6.電子部品・材料,一般セッション)
- Wafer-on-wafer 構造における貫通Si電極周辺の局所歪の評価
- 低温プロセスによるSiN_x膜の特性評価(簿膜プロセス・材料,一般)
- Si貫通ビア(TSV)の側壁ラフネスに起因したリーク電流特性とビア応力の関係
- C-6-2 低温作製されたスパッタ-SiN_x膜のカバレージ特性(C-6.電子部品・材料,一般セッション)
- 三次元積層向けウェハの裏面研削によるダメージ評価(配線・実装技術と関連材料技術)