Si貫通ビア(TSV)の側壁ラフネスに起因したリーク電流特性とビア応力の関係 (シリコン材料・デバイス)
スポンサーリンク
概要
- 論文の詳細を見る
- 2012-03-05
著者
関連論文
- ウェーハ積層を用いた三次元高集積化技術(先端電子デバイスパッケージと高密度実装における評価・解析技術論文)
- 実デバイス基板を用いたサブ10ミクロン薄化技術の開発(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 実デバイス基板を用いたサブ10ミクロンの薄化技術の開発(SSD,低電圧/低消費電力技術,新デバイス・回路とその応用)
- Mo仕事関数シフトへの窒素プロファイルの影響(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- デュアルゲートCMOS応用を目指したN^+注入によるMo仕事関数制御とその影響
- 傾角注入によるSbエクステンション-ゲート間のオーバーラップ制御
- ダマシンコンタクトTSVによる三次元集積化
- 3次元積層技術における低温バンプレスTSVプロセス(配線・実装技術と関連材料技術)
- Si貫通ビア(TSV)の側壁ラフネスに起因したリーク電流特性とビア応力の関係 (シリコン材料・デバイス)
- Si貫通ビア(TSV)の側壁ラフネスに起因したリーク電流特性とビア応力の関係(配線・実装技術と関連材料技術)
- Si貫通ビア(TSV)の側壁ラフネスに起因したリーク電流特性とビア応力の関係