デュアルゲートCMOS応用を目指したN^+注入によるMo仕事関数制御とその影響
スポンサーリンク
概要
- 論文の詳細を見る
Moゲートの仕事関数制御技術の研究として、アニールやN^+注入を用いた方法がRanadeらにより報告されている。我々はこの報告を踏まえてゲート酸化膜厚さが5nmから20nmのMoゲートMOSダイオードを製作した。窒素注入法では、エネルギーとドーズ量を増やすほど、仕事関数のシフトに加えゲートリーク電流の増大が見られた。C-V測定では、仕事関数シフトに起因すると考えられるV_<FB>シフトに加えて、高密度界面準位によると思われるハンプ形状が見られた。このような試料では注入直後のSi界面における窒素濃度が1x10^<20>cm^<-3>にも達しており、アニール時にシリコン酸化膜界面に窒化物を生成したことが界面準位増加の一つの原因と考えられる。
- 2002-06-14
著者
-
芝原 健太郎
広島大学ナノデバイス・システム研究センター
-
前田 展秀
東京大学大学院工学系研究科総合研究機構
-
芝原 健太郎
広島大学ナノデバイス・バイオ融合科学研究所:広島大学大学院先端物質科学研究科
-
日野 真毅
広島大学ナノデバイス・システム研究センター
-
天田 高明
広島大学ナノデバイス・システム研究センター
-
前田 展秀
広島大学ナノデバイス・システム研究センター
-
前田 展秀
東京大学大学院工学系研究化総合研究機構
関連論文
- サブ0.1μm MOSFETへの応用を目指した極浅接合形成における課題
- 光配線を用いたパターン認識システム基本回路の設計と試作
- ウェーハ積層を用いた三次元高集積化技術(先端電子デバイスパッケージと高密度実装における評価・解析技術論文)
- ウェハ保管環境の MOS デバイス特性への影響
- B添加Pd_2Siフルシリサイドゲートの仕事関数変調(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- シリコン熱酸化膜のホットエレクトロン耐性に及ぼす有機ガス汚染の影響
- 二重障壁極微細MOSトランジスタの電気伝導
- 二重障壁極微細MOSトランジスタの電気伝導
- 実デバイス基板を用いたサブ10ミクロン薄化技術の開発(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 実デバイス基板を用いたサブ10ミクロンの薄化技術の開発(SSD,低電圧/低消費電力技術,新デバイス・回路とその応用)
- ▽(ナブラ)トレンチアイソレーション : 256M DRAM素子分離技術
- High-k/メタルゲートMOSFETのしきい値電圧の温度依存性(シリコン関連材料の作製と評価)
- 多分割アレイ構造を有する30ns 256Mb DRAM
- Mo仕事関数シフトへの窒素プロファイルの影響(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- デュアルゲートCMOS応用を目指したN^+注入によるMo仕事関数制御とその影響
- NiSi/SiO_2界面近傍の化学結合状態およびNiSi層の実効仕事関数評価(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 極浅接合形成のためのイオン注入によるGeアモルファス化プロセス(シリコン関連材料の作製と評価)
- 超LSI対応レーザー不純物活性化技術
- Pd_2Siフルシリサイドゲート形成プロセスと仕事関数変調(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- プラズマベースイオン注入滅菌法における窒素イオンエネルギーの推定
- Sub-keV As^+注入における深さ方向プロファイルの評価(シリコン関連材料の作製と評価)
- 重イオン注入を用いたSuper Steep Retrogradeチャネル形成によるMOSFETしきい値揺らぎの低減
- 傾角注入によるSbエクステンション-ゲート間のオーバーラップ制御
- Extension形成プロセスのIn Haloプロファイルへの影響
- LOCOS端に誘起される欠陥のウエハ種依存性評価
- セルフリミット機構を有するシリコン窒化膜の原子層デポジション
- 斜めビット線配置COBスタックキャパシタ1GDRAMセル
- ダマシンコンタクトTSVによる三次元集積化
- High-k/ メタルゲートMOSFETのしきい値電圧の温度依存性
- 3次元積層技術における低温バンプレスTSVプロセス(配線・実装技術と関連材料技術)
- Si貫通ビア(TSV)の側壁ラフネスに起因したリーク電流特性とビア応力の関係 (シリコン材料・デバイス)
- Si貫通ビア(TSV)の側壁ラフネスに起因したリーク電流特性とビア応力の関係(配線・実装技術と関連材料技術)
- Si貫通ビア(TSV)の側壁ラフネスに起因したリーク電流特性とビア応力の関係