Wafer-on-wafer構造における貫通Si電極周辺の局所歪の評価(配線・実装技術と関連材料技術)
スポンサーリンク
概要
- 論文の詳細を見る
Wafer-on-wafer技術の応用に向けて,積層した薄化Si層内部における局所歪構造を,顕微ラマン分光法およびX線マイクロ回折法によって評価した.貫通Siビア電極(TSV)周辺におけるサブミクロンスケールの歪揺らぎの存在を観察できた.X線マイクロ回折を用いた逆格子空間マップの測定によって,局所歪構造を面内および面直方向に分解して評価でき,その結果,TSV電極周辺の薄化Si層内部には異方的な歪構造が存在することが明らかになった.
- 2012-02-27
著者
-
中村 友二
富士通研究所
-
中塚 理
名古屋大学
-
大場 隆之
東京大学大学院工学系研究科総合研究機構
-
北田 秀樹
東京大学大学院工学系研究科総合研究機構
-
中村 友二
(株)富士通研究所
-
中村 友二
株式会社富士通研究所集積材料研究部
-
大場 隆之
東京大学
-
金 永〓
東京大学工学系研究科
-
水島 賢子
株式会社富士通研究所
-
水島 賢子
富士通研究所
-
水島 賢子
東京大学大学院工学系研究化総合研究機構
-
北田 秀樹
東京大学大学院工学系研究化総合研究機構
-
財満 鎭明
名古屋大学
-
財満 鎭明
名古屋大学大学院 工学研究科
-
金 永束
東京大学
-
金 永〓
東京大学大学院工学系研究科総合研究機構
-
中村 友二
株式会社富士通研究所
-
北田 秀樹
東京大学
関連論文
- フリップチップ実装工程におけるCu/low-k多層配線の信頼性向上技術(配線・実装技術と関連材料技術)
- MOCVD法によるPr酸化膜の作製およびその電気的特性評価(ゲート絶縁膜形成およびメモリ技術,ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- Cu配線におけるグレインおよび微小ボイドの発生
- Pr(EtCp)_3を用いた原子層堆積法によるPr酸化膜の形成(レギュラーセッション,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- 第51回応用物理学関係連合講演会(2004年)
- Si(001)基板上に成長したAl結晶の構造評価
- 14p-DJ-7 Si(001)上のAl薄膜のSTM観察
- Bi-Sr-Ca-Cu-O系CVD膜の電気的特性
- ウェーハ積層を用いた三次元高集積化技術(先端電子デバイスパッケージと高密度実装における評価・解析技術論文)
- 32nm世代以降の高信頼多層配線に向けた超薄膜バリア技術(配線・実装技術と関連材料技術)
- 原子層堆積法により形成したPrAlOの結晶構造および電気的特性(ゲート絶縁薄膜、容量膜、機能膜及びメモリ技術)
- La_2O_3-Al_2O_3複合膜における定電圧ストレス印加時の局所的な電荷捕獲とその放出過程(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 電流検出型原子間力顕微鏡法を用いた極薄ゲート絶縁膜の信頼性評価(ナノテクノロジー時代の故障解析技術と解析ツール)
- 電流検出型原子間力顕微鏡を用いたLa_2O_3-Al_2O_3複合膜の局所リーク電流評価(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- 電子注入ストレスを加えたゲート酸化膜の電流検出型原子間力顕微鏡による解析(電子材料)
- 電流検出型原子間力顕微鏡を用いたゲート絶縁膜の局所リーク電流評価(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 電子注入ストレスを加えたゲート酸化膜の電流検出型原子間力顕微鏡による解析 : ゲート絶縁膜劣化機構の微視的評価(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- Ge_Sn_xバッファ層上への伸張歪Ge層形成と歪・転位構造制御
- シリコン表面の窒化初期過程とエネルギーバンドギャップの形成
- CS-5-2 Si_Ge_X/Si(001)構造における転位および歪の評価と制御技術(CS-5.異種材料融合デバイス技術,シンポジウム)
- Ge基板上へのPr酸化膜の作製と評価(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- 仮想Ge基板上におけるGe_Sn_xバッファ層の歪および転位構造制御
- SOI基板上歪緩和SiGeバッファ層の転位構造とモザイシティ
- 次世代シリコンULSIに向けたIV族系半導体ヘテロ界面のひずみと転位の制御技術と評価
- Si_Ge_xバッファ層の歪緩和および転位構造制御(Buffer層を中心としたエピタキシーの新展開)
- ラジカル窒化過程におけるエネルギーバンドギャップ形成機構のSTM/STS解析(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 22pXB-10 HRTEM, EELS, EDX を用いた Ni/Si 界面反応への添加元素の影響とナノ構造の研究
- TaNバリアメタル上のCu/Zrシード層の電気特性と密着性
- 裏面Ti堆積によるC49-C54 TiSi_2相転移の促進と低抵抗微細電極の形成
- 30p-TD-10 Bi-Sr-Ca-Cu-O系CVD膜の構造と電気的特性
- 低待機時消費電力、90-nm、HfO2ゲート絶縁膜MOSFET
- 低待機時消費電力、90-nm、Hf02ゲート絶縁膜 MOSFET
- 特別記事 SiGe技術の最新研究動向
- ラジカル窒化法によるHigh-k/Ge界面構造制御(レギュラーセッション,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- LaAlO/Ge構造へのALD-Al_2O_3界面制御層挿入の効果(レギュラーセッション,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- Ge表面酸化および窒化処理と High-k ゲートスタック構造形成プロセス
- 超高密度・極微細シリコンナノドットの形成技術とメモリ特性 (特集1 次世代不揮発メモリーの開発・高集積化とその市場)
- シリコンナノテクノロジー(ナノテクノロジー)
- ULSI・実装インターコネクト材料技術調査専門委員会
- 実デバイス基板を用いたサブ10ミクロン薄化技術の開発(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 実デバイス基板を用いたサブ10ミクロンの薄化技術の開発(SSD,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 光散乱法を利用した薄膜Si_Ge_X/Siの転位運動の観測(シリコン関連材料の作製と評価)
- イオン注入により導入された酸素・窒素不純物がSiGe/Siヘテロ構造の転位の挙動に及ぼす影響について(シリコン関連材料の作製と評価)
- 20109 機械工学が支援できる最先端デバイス(2)(機械工学が支援する最先端デバイス技術,OS1 機械工学が支援する微細加工技術(半導体・MEMS・NEMS))
- LSIプロセスと表面技術
- 第1回薄膜基礎講座
- TiSi_2の結晶粒径と配向性がC49-C54相変態に与える影響 : プリアモルファス化注入による相変態促進機構の検討
- TiSi_2の結晶粒径と配向性がC49-C54相変態に与える影響 : プリアモルファス化注入による相変態促進機構の検討
- サリサイドプロセスにおけるCoSi_2の反応過程
- TEMによるスパッタTiN膜の結晶粒構造とち密性の評価
- 28p-APS-22 LT-SEMによる超伝導薄膜の観察
- NCSを用いた多層配線技術(低誘電率層間膜,配線材料及び一般)
- スパッタ法とCVD法とスパッタ・リフロー法とで成膜したCMP-Cu配線の特性比較
- LSI多層配線の信頼性
- パルスレーザー蒸着法による高誘電率薄膜の作製と電気的特性
- 65nm node以降へ向けたNCS/Cu多層配線
- 細幅Cu配線のストレスマイグレーション(低誘電率層間膜,配線材料及び一般)
- 中エネルギ-イオン散乱法を用いたシリサイド/シリコン界面の構造解析
- 特集号編集にあたって
- ヘテロエピタキシャル成長における歪緩和と貫通転位の低減 : Si(001)基板上の高品質Si_Ge_x歪緩和層の成長(バルク成長分科会特集 : 結晶成長の科学と技術)
- 有機酸ドライクリーニングによるコンタクトビア形成による歩留まり・信頼性の向上
- ダマシンコンタクトTSVによる三次元集積化
- Cu/ポーラスLow-k多層配線におけるバリアメタル酸化の評価
- 3a-Q-3 Si(hhm)(m/h=1.4-1.5)面のSTM観察
- 次世代ULSIに向けた固相拡散法を用いたSi1-x-yGe[x]Sn[y] on Insulator構造の形成
- 3次元LSI集積化技術 (特集 研究開発最前線)
- 3次元積層技術における低温バンプレスTSVプロセス(配線・実装技術と関連材料技術)
- ドーピングによるシリサイドの仕事関数の変調 : シリサイドの物理に基づく理論(IEDM特集(先端CMOSデバイス・プロセス技術))
- J0601-2-6 集積回路中の配線用銅薄膜界面に対する付着強度の評価([J0601-2]電子情報機器,電子デバイスの強度・信頼性評価と熱制御(2))
- Al_2O_3/Ge構造に対する酸素熱処理の界面特性に及ぼす効果(ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- Pr酸化膜/Ge構造におけるPrの価数制御に基づく界面反応制御(ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- Si貫通ビア(TSV)の側壁ラフネスに起因したリーク電流特性とビア応力の関係(配線・実装技術と関連材料技術)
- Wafer-on-wafer構造における貫通Si電極周辺の局所歪の評価(配線・実装技術と関連材料技術)
- SiGe基板上へのひずみGeエピタキシャル層成長と結晶物性評価(ワイドギャップおよびGe(成長・評価・物性),結晶成長,評価及びデバイス(化合物,Si,SiGe,電子・光材料))
- SiGe基板上へのひずみGeエピタキシャル層成長と結晶物性評価(ワイドギャップおよびGe(成長・評価・物性),結晶成長,評価及びデバイス(化合物,Si,SiGe,電子・光材料))
- SiGe基板上へのひずみGeエピタキシャル層成長と結晶物性評価(ワイドギャップおよびGe(成長・評価・物性),結晶成長,評価及びデバイス(化合物,Si,SiGe,電子・光材料))
- ゲート電極の還元性がGe基板上Pr酸化膜のPr価数に与える影響(ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- C-6-3 TSV配線における絶縁層としてのSiN_x膜の低温作製(C-6. 電子部品・材料,一般セッション)
- Al_2O_3/Ge構造への酸素熱処理および酸素ラジカル処理による界面反応機構の解明(ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- Specimen Size Effect of Interface Strength Distribution Induced by Grain Structure of Cu Line
- ラジカル反応を応用した低温でのSiN_x膜の作製
- スパコンからモバイル端末までを支える先端実装技術
- 3D/2.5D-IC向けチップ間接続配線の高信頼性を実現するバリア技術(次世代電子機器を支える三次元積層技術と先端実装の設計・評価技術論文)
- 104 集積回路配線用銅薄膜の付着強度評価における試験片寸法の効果(OS1.電子デバイス・電子材料と計算力学(1),OS・一般セッション講演)
- LSI配線構造中のCu/絶縁膜界面の結晶粒レベル局所強度に対応するサブミクロン機械工学への挑戦(配線・実装技術と関連材料技術)
- 高密度チップ集積を実現する微細再配線の高信頼性技術 : Metal-Capバリア配線技術(配線・実装技術と関連材料技術)
- OS2406 半導体デバイス配線構造における局所付着強度分布の統計的評価の試み(OS24-2 三次元積層半導体チップにおけるシリコン貫通ビア/微細金属接合技術と強度信頼性,OS-24 三次元積層半導体チップにおけるシリコン貫通ビア/微細金属接合技術と強度信頼性)
- C-6-5 Tsvに適用可能な低温SiN。膜のキャラクタリゼーション(C-6.電子部品・材料,一般セッション)
- テトラエトキシゲルマニウムによる極薄GeO_2膜の形成(高誘電率膜,界面制御,メモリ技術,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- Al_2O_3/Ge構造における酸化機構の解明と界面反応がその特性に及ぼす影響(高誘電率膜,界面制御,メモリ技術,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- 酸化剤分圧およびSi拡散の制御によるPr酸化膜結晶構造制御(高誘電率膜,界面制御,メモリ技術,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- Wafer-on-wafer 構造における貫通Si電極周辺の局所歪の評価
- 低温プロセスによるSiN_x膜の特性評価(簿膜プロセス・材料,一般)
- Si貫通ビア(TSV)の側壁ラフネスに起因したリーク電流特性とビア応力の関係
- SiGe基板上へのひずみGeエピタキシャル層成長と結晶物性評価
- SiGe基板上へのひずみGeエピタキシャル層成長と結晶物性評価
- ゲート電極の還元性がGe基板上Pr酸化膜のPr価数に与える影響
- Al_2O_3/Ge構造への酸素熱処理および酸素ラジカル処理による界面反応機構の解明
- C-6-2 低温作製されたスパッタ-SiN_x膜のカバレージ特性(C-6.電子部品・材料,一般セッション)
- 三次元積層向けウェハの裏面研削によるダメージ評価(配線・実装技術と関連材料技術)