65nmノード用高性能25nm CMOS技術

スポンサーリンク

概要

• 論文の詳細を見る
• 2004-03-04

著者

• 児島 学

  富士通

• 後藤 賢一

  富士通株式会社 次世代lsi開発事業部

• 森岡 博

  富士通(株)

• 森 年史

  富士通(株)

• 橋本 浩一

  富士通(株)

• 杉井 寿博

  (株)富士通研究所

• 大田 裕之

  富士通、あきる野テクノロジセンター

• 小倉 輝

  富士通、あきる野テクノロジセンター

• 田村 直義

  富士通研究所

• 橋本 浩一

  富士通プロセス開発部第1開発部

• 加勢 正隆

  富士通(株)ULSI開発部

• 後藤 賢一

  (株)富士通研究所

• 籾山 陽一

  富士通マイクロエレクトロニクス株式会社

• 杉井 寿博

  富士通マイクロエレクトロニクス株式会社

• 森 年史

  富士通株式会社

• 加勢 正隆

  富士通株式会社

• 森岡 博

  富士通株式会社

• 田川 幸雄

  富士通

• ピディン S.

  富士通

• 稲垣 聡

  富士通

• 堀 充明

  富士通

• 大田 裕之

  富士通株式会社 次世代LSI開発事業部

• ピディン S.

  富士通株式会社 次世代LSI開発事業部

• 籾山 陽一

  富士通株式会社 次世代LSI開発事業部

• 小倉 輝

  富士通株式会社 次世代LSI開発事業部

• 稲垣 聡

  富士通株式会社 次世代LSI開発事業部

• 田村 直義

  富士通株式会社 次世代LSI開発事業部

• 堀 充明

  富士通株式会社 次世代LSI開発事業部

• 杉井 寿博

  富士通株式会社 次世代LSI開発事業部

• 加瀬 正隆

  富士通

• 田村 直義

  富士通研究所、あきる野テクノロジセンター

• 大田 裕之

  富士通研究所、あきる野テクノロジセンター

• 橋本 浩一

  富士通

• 田川 幸雄

  富士通株式会社

• 籾山 陽一

  富士通(株)

• 加勢 正隆

  富士通

• 杉井 寿博

  富士通マイクロエレクトロニクス

• 杉井 寿博

  富士通

• 後藤 賢一

  富士通

• 田村 直義

  富士通セミコンダクター株式会社

関連論文

• トランジスタ領域毎に最適化された複数歪技術を用いる45nm高性能・低リークバルクロジックプラットフォーム技術(IEDM(先端CMOSデバイス・プロセス技術))
• プロセス最適化によるSiGeソース・ドレインPMOSFETの性能向上
• Σ型SiGe-SD構造を有する超高速45nmノード・バルクCMOSデバイス
• Σ型SiGe-SD構造を有する超高速45nmノード・バルクCMOSデバイス(先端CMOSデバイス・プロセス技術)
• 28aYB-2 軟X線吸収発光分光法によるシリコン酸窒化膜/Si界面電子状態の直接観測(28aYB 表面界面電子物性,表面局所光学現象,領域9(表面・界面,結晶成長))
• 0.25μmロジックデバイスのための10μm^2フルCMOS-SRAMテクノロジー
• Sub-30nm NMOSFETにおけるゲートLER起因閾値電圧ばらつきを抑制するための包括的な不純物分布設計法(低電圧/低消費電力技術、新デバイス・回路とその応用)
• デカボランイオン注入による損傷の形成とその増速拡散への影響
• ハイブリッド・ゲート構造(NMOS:不純物閉じ込め層/PMOS:FLAによるNi-FUSI)を有する高性能サブ35nmバルクCMOSFET : ハイブリッド・ゲート構造(低電圧/低消費電力技術,新デバイス・回路とその応用)
• トランジスタ領域毎に最適化された複数歪技術を用いる45nmノード高性能・低リークバルクロジックプラットフォーム技術
• 不純物閉じ込め層(DCL)を有するサブ40nm高性能CMOS特性(IEDM(先端CMOSデバイス・プロセス技術))
• 31p-C-5 CBED法によるSi中のイオン打ち込みされた不純物濃度分布の決定
• 65nmノード用高性能25nm CMOS技術
• 65nmノード用高性能25nm CMOS技術(IEDM特集:先端CMOSデバイス・プロセス技術)
• Sub-50nm MOSFETにおけるポリゲート起因キャリア分布ばらつきの抑制(IEDM(先端CMOSデバイス・プロセス技術))
• 31a-ZA-4 ランプアニール後のAs注入Si基板の残留欠陥
• 大容量メモリ混載システムLSI用低温プロセスの開発(先端CMOS及びプロセス関連技術)
• 32nm世代以降の高信頼多層配線に向けた超薄膜バリア技術(配線・実装技術と関連材料技術)
• 29p-YC-2 イオン打ち込みされたSiの回復過程でのSb析出物
• 3a-X-9 Si中にイオン打ち込みされたSbの析出
• 極薄トンネル酸化膜を有するフローティングゲートメモリ : ダイレクトトンネルメモリ(DTM)
• 極薄シリコン酸窒化膜の種々の結合形態にある窒素原子の深さ方向分布(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
• プラズマ窒化によるシリコン酸窒化膜のX線光電子分光(プロセスクリーン化と新プロセス技術)
• ハイブリッド・ゲート構造(NMOS:不純物閉じ込め層/PMOS:FLAによるNi-FUSI)を有する高性能サブ35nmバルクCMOSFET : ハイブリッド・ゲート構造(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 低待機時消費電力、90-nm、HfO2ゲート絶縁膜MOSFET
• 低待機時消費電力、90-nm、Hf02ゲート絶縁膜 MOSFET
• イントリンシックチャネルを持つ0.01μm SOI-MOSFET
• 28a-A-4 Siにイオン注入されたB, As濃度分布及び注入ダメージの解析
• ゲートLERがsub-50nm N-MOSFETのextension不純物分布へ及ぼす影響の直接評価(IEDM特集(先端CMOSデバイス・プロセス技術))
• Sub-30nm NMOSFETにおけるゲートLER起因閾値電圧ばらつきを抑制するための包括的な不純物分布設計法(低電圧/低消費電力技術、新デバイス・回路とその応用)
• インバータ特性電流を用いた低消費電力CMOS回路用デバイス設計
• メタルオーバーゲート構造を用いた低電力・高周波SOI-DTMOS
• 高傾斜角インジウム注入技術を用いるサブ100nm nMOSFETのチャネル制御技術〔含 英文〕 (新しい地球環境と豊かなネットワーク社会を生み出す半導体技術) -- (セッション8 先端デバイス技術--限りなき微細化・高機能化への挑戦)
• サブ0.1μmCMOS技術 (特集 21世紀に向けた研究開発)
• 微細MOSデバイスにおけるオーバーラップ容量の影響
• 低Vth設計・低電圧動作によるCMOSデバイスの低消費電力化
• Tox,VdスケーリングによるCMOSデバイスの低消費電力化
• 光散乱法を利用した薄膜Si_Ge_X/Siの転位運動の観測(シリコン関連材料の作製と評価)
• イオン注入により導入された酸素・窒素不純物がSiGe/Siヘテロ構造の転位の挙動に及ぼす影響について(シリコン関連材料の作製と評価)
• 極薄Si直接窒化・酸化ゲート絶縁膜の評価
• 26aYL-8 高濃度As注入Si基板中に形成された不活性Asクラスターの構造
• 25a-T-11 CBED法によるランプアニール後のAs注入Si基板の構造解析
• 5a-X-3 CBED法よるイオン打ち込みされたSi中の欠陥の研究
• CBED法によるSi中のB, As濃度分布の決定
• 微細MOSトランジスタの加工揺らぎが二次元キャリア分布に及ぼす影響の直接測定
• 高応力を有する窒化膜使用によるMOSFETの駆動能力向上(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 高応力を有する窒化膜使用によるMOSFETの駆動能力向上(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 窒化酸化膜緩衝層を用いた改良LOCOS (ON-LOCOS) 素子分離技術
• 浅いソース・ドレイン接合をもつ微細pMOSFETの特性
• 浅いソース・ドレイン接合をもつ微細pMOSFETの特性
• Ta_2O_5/SiO_2をゲート絶縁膜に用いた微細nMOSFETの試作
• 高濃度チャネルとカウンタドープを用いたサブ0.1μmSOI-MOSFET
• ディープサブミクロンCMOSインバータの遅延時間削減への検討
• ダブルゲートSOI-MOSFETのスケーリング理論に基づく伝搬遅延時間の解析
• 30p-YC-2 HOLZ lineを用いたイオン打ち込みされたSi中のself-interstitialの解析
• 有機酸ドライクリーニングによるコンタクトビア形成による歩留まり・信頼性の向上
• 高速,低電圧動作のためのディープサブミクロンCMOSデバイス技術(ディープサブミクロンMOSトランジスタ技術小特集)
• 0.1μm CMOS用サリサイドプロセスの最適化
• 0.1μmCMOS用サリサイドプロセスの最適化
• 不揮発性メモリ・ユニポーラ型ReRAMの90nm世代における回路動作の提案
• 高集積化・高速化に応えるエッチング技術
• 招待講演 システムLSI混載用STT-MRAMの高性能化とBEOLへのインテグレーション (シリコン材料・デバイス)
• 招待講演 システムLSI混載用STT-MRAMの高性能化とBEOLへのインテグレーション (集積回路)
• 超低電圧動作を可能にするチャネルエンジニアリング(IEDM特集(先端CMOSデバイス・プロセス技術))
• 招待講演 混載SRAM置き換え用STT-MRAMの高性能化とインテグレーション (集積回路)
• [パネルディスカッション]デバイス・回路技術者協議 : ゲートリーク問題は誰が解くか?(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
• [パネルディスカッション]デバイス・回路技術者協議 : ゲートリーク問題は誰が解くか?(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
• 90nm CMOSテクノロジを用いた3バンド対応W-CDMA用電力増幅器IC(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• システムLSI混載用STT-MRAMの高性能化とBEOLへのインテグレーション(不揮発メモリ,低電圧/低消費電力技術,新デバイス・回路とその応用)
• システムLSI混載用STT-MRAMの高性能化とBEOLへのインテグレーション(不揮発メモリ,低電圧/低消費電力技術,新デバイス・回路とその応用)
• 混載SRAM置き換え用STT-MRAMの高性能化とインテグレーション(先端メモリ)
• STT-MRAMの特性改善に向けたダミーフリー層と2重トンネル接合を有する新しいMTJ(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• 90nm CMOSテクノロジを用いた3バンド対応W-CDMA用電力増幅器IC

もっと見る 閉じる

スポンサーリンク