0.1μm CMOS用サリサイドプロセスの最適化

スポンサーリンク

概要

• 論文の詳細を見る
• 1995-11-30

著者

• 後藤 賢一

  富士通株式会社 次世代lsi開発事業部

• 山崎 辰也

  富士通・半導体プロセス開発部

• 後藤 賢一

  (株)富士通研究所

• 伏田 篤郎

  富士通(株)

• 山崎 辰也

  富士通(株)

• 伏田 篤郎

  (株)富士通研究所

関連論文

• マルチVth 0.35μm CMOSテクノロジ 1V 50MHz 15mW 32Kb SRAM
• デカボランイオン注入による損傷の形成とその増速拡散への影響
• 65nmノード用高性能25nm CMOS技術
• 65nmノード用高性能25nm CMOS技術(IEDM特集:先端CMOSデバイス・プロセス技術)
• 極薄トンネル酸化膜を有するフローティングゲートメモリ : ダイレクトトンネルメモリ(DTM)
• サブ0.1μmCMOS技術 (特集 21世紀に向けた研究開発)
• 極薄Si直接窒化・酸化ゲート絶縁膜の評価
• ディープサブミクロンCMOSインバータの遅延時間削減への検討
• 高速,低電圧動作のためのディープサブミクロンCMOSデバイス技術(ディープサブミクロンMOSトランジスタ技術小特集)
• 0.1μm CMOS用サリサイドプロセスの最適化
• 0.1μmCMOS用サリサイドプロセスの最適化

もっと見る 閉じる

スポンサーリンク