数値解析技術 (超微細半導体シミュレ-ション技術--21世紀へ向けた限界への挑戦<特集>)

スポンサーリンク

概要

• 論文の詳細を見る
• 電子情報通信学会の論文

著者

• 佐藤 成生

  (株)富士通研究所

• 佐藤 成生

  富士通研究所

• 中山 範明

  富士通研究所

関連論文

• プロセス最適化によるSiGeソース・ドレインPMOSFETの性能向上
• ハイブリッド・ゲート構造(NMOS:不純物閉じ込め層/PMOS:FLAによるNi-FUSI)を有する高性能サブ35nmバルクCMOSFET : ハイブリッド・ゲート構造(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 不純物閉じ込め層(DCL)を有するサブ40nm高性能CMOS特性(IEDM(先端CMOSデバイス・プロセス技術))
• 29p-BPS-32 純水中で形成されるSi(111):SiH表面
• ハイブリッド・ゲート構造(NMOS:不純物閉じ込め層/PMOS:FLAによるNi-FUSI)を有する高性能サブ35nmバルクCMOSFET : ハイブリッド・ゲート構造(低電圧/低消費電力技術,新デバイス・回路とその応用)
• ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• 中性子ソフトエラーシミュレーションの新展開(新メモリ技術, メモリ応用技術, 一般)
• 26a-ZG-11 ポーラスSiにおける偏光ラマンと発光スペクトル
• 29p-X-12 溶液酸化した多孔質シリコンのフォト・ルミネッセンス
• インバータ特性電流を用いた低消費電力CMOS回路用デバイス設計
• 29p-PS-16 純水中で形成された微斜H/Si(111)面上でのステップ構造
• ソフトエラーシミュレーションシステム
• CT-1-2 10nm世代に向けた低電力トランジスタ(CT-1.10nm世代に向けた新LSI技術,チュートリアル講演,ソサイエティ企画)
• ESD回路シミュレーションのための保護素子の等価回路モデル
• ESD回路シミュレーションのための保護素子の等価回路モデル
• LSI信頼性向上のための宇宙線中性子ソフトエラー解析シミュレータ (特集:インターネット時代の開発スピードを実現する設計シミュレーション) -- (電子回路シミュレーション)
• 回路シミュレーションを用いたESD保護回路の検討
• 回路シミュレーションを用いたESD保護回路の検討
• 回路シミュレーションを用いたESD保護回路の検討
• 中性子ソフトエラー対策のための設計支援ツールの開発
• 中性子ソフトエラー対策のための設計支援ツールの開発
• 中性子ソフトエラー対策のための設計支援ツールの開発
• 中性子ソフトエラー対策のための設計支援ツールの開発
• FULLBAND MONTE-CARLOシミュレータによる, HYDRODYNAMICモデルのパラメータ抽出
• FULLBAND MONTE-CARLOシミュレータによる, HYDRODYNAMICモデルのパラメータ抽出
• FULLBAND MONTE-CARLOシミュレータによる, HYDRODYNAMICモデルのパラメータ抽出
• FULLBAND MONTE-CARLOシミュレータによる, HYDRODYNAMICモデルのパラメータ抽出
• 宇宙線中性子ソフトエラー解析用シミュレータとその応用
• 数値解析技術 (超微細半導体シミュレ-ション技術--21世紀へ向けた限界への挑戦)
• 4a-C-18 シリサイド界面のショットキー障壁

もっと見る 閉じる

スポンサーリンク