(110)面高性能ひずみSOI-CMOS素子技術(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
スポンサーリンク
概要
- 論文の詳細を見る
(110)面のn及びpチャネル歪SOI素子を初めて開発し,電子及び正孔移動度の向上を実証した.電子及び正孔移動度の向上率は電流方向に強く依存し,それぞれ<001>及び<110>方向で最大になり,(110)無ひずみ素子と比較して,23%及び50%に達した.その結果,(110)面の欠点である低電子移動度を(100)面の移動度の81%まで改善し,また正孔移動度は(100)面ひずみSOI素子より更に50%の向上を達成した.従って,(110)歪SOI構造は高速CMOSの候補となり得ることがわかった.
- 社団法人電子情報通信学会の論文
- 2003-08-14
著者
-
高木 信一
東京大学大学院 工学系研究科
-
中払 周
半導体MIRAI-ASET
-
守山 佳彦
半導体MIRAI-ASET
-
手塚 勉
半導体MIRAI-ASET
-
杉山 直治
半導体MIRAI-ASET
-
杉山 直治
MIRAI-ASET
-
高木 信一
MIRAI-産総研ASRC
-
手塚 勉
MIRAI-ASET
-
中払 周
MIRAI-ASET
-
守山 佳彦
MIRAI-ASET
-
水野 智久
MIRAI-AIST
-
高木 信一
半導体miraiプロジェクト 超先端電子技術開発機構(aset)
-
高木 信一
東大 大学院工学系研究科
関連論文
- Ge MOSデバイスの熱安定性 : Ge oxygen[GeO(g)]脱ガスにおけるGe monoxide[GeO(II)]の役割(レギュラーセッション,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- Ge MIS界面欠陥の電気的性質(レギュラーセッション,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- Siプラットホーム上の新材料チャネルCMOS (特集 エレクトロニクスの多様化を支える新デバイス技術--2020年を見据えて)
- 界面制御層を用いた高性能Ge MOSトランジスタ
- SSON構造から作製したGAA型ひずみチャネルSi-MOSFETの電気特性とNBDによるひずみの評価
- Si原子層により終端されたGe MIS界面特性とその反転層正孔移動度への影響
- GeチャネルMOSトランジスタの課題とサブ100nmPMOS動作実証
- Ge窒化膜を界面層とするHfO_2/Ge MIS構造の特性(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- 高移動度チャネルを有するひずみ Si-on-insulator/ ひずみ SiGe-on-insulator デュアルチャネルCMOSの作製と電気特性
- 先端CMOSのための高移動度デバイス・基板技術,AWAD2006)