1)電子線アニール技術を用いた三次元イメージプロセッサの試作と評価(テレビジョン電子装置研究会)
スポンサーリンク
概要
- 論文の詳細を見る
- 社団法人映像情報メディア学会の論文
- 1989-05-20
著者
-
間 博顕
株式会社東芝
-
間 博顕
東芝ULSI研究所
-
高橋 稔
東芝ULSI研究所
-
吉見 信
東芝ULSI研究所
-
神林 茂
東芝ULSI研究所
-
剣持 雅人
東芝ULSI研究所
-
神林 茂
(株)東芝 研究開発センター
-
剣持 雅人
東芝
-
吉見 信
東芝 Soc研開セ
関連論文
- CMOSデバイスにおける酸化膜欠陥のインプロセススクリーニング技術の検討
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- ベース抵抗を低減したSOIラテラルBJT
- 自己整合外部ベース形成技術を用いた横型SOIバイポーラ素子
- 薄膜SOI素子におけるソース/ドレイン間リーク電流の解析
- 基板電位制御SOI技術を用いた0.5V、200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALU
- SOI集積回路に対する基板浮遊効果の影響
- 電子線アニール技術を用いた三次元イメージプロセッサの試作と評価
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- SOI基板材料の品質評価と技術課題
- サブ100nm時代の低リーク・低電力技術(パネルディスカッション)
- サブ100nm時代の低リーク・低電力技術(パネルディスカッション)
- SOIを用いた0.5V動作CMOSロジックの設計法
- SOIを用いた0.5V動作CMOSロジックの設計法
- CMOSデバイスにおける酸化膜欠陥のインプロセススクリーニング技術の検討
- サブ50nm時代の切り札SOI : SOIがBulkに勝てる技術はこれだ!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- サブ50nm時代の切り札SOI : SOIがBulkに勝てる技術はこれだ!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- アルゴンイオン注入のSOI-NMOSFET特性に対する影響
- チャネル長0.1μmSOI MOSFETにおけるself-heatingの影響考察
- 通信用LSIへのSOI技術の応用 : fmax 67GHz SOI 横型バイポーラトランジスタ技術
- ソースにSiGe領域を形成したSOI・MOSFETにおけるドレイン破壊電圧改善のシミュレーション解析
- SiGeソース構造によるSOI MOSFET基板浮遊効果の抑制 : SiGe構造パラメータ依存性
- 単結晶浮遊ゲート電極を用いた不揮発性メモリセルの検討
- 1)電子線アニール技術を用いた三次元イメージプロセッサの試作と評価(テレビジョン電子装置研究会)
- 薄膜SOIの上に形成した高性能MOSトランジスタ (ULSI基盤技術)