CMOSデバイスにおける酸化膜欠陥のインプロセススクリーニング技術の検討

スポンサーリンク

概要

論文の詳細を見る
酸化膜欠陥によるCMOSデバイスの初期不良率を低減するための方法として、新しいインプロセススクリーニング技術を開発した。この技術により,従来のIC製造後に行うバーンインなどの方法ではできなかった、すべてのnチャネルトランジスタとpチャネルトランジスタのゲート酸化膜に任意の高電界を用いてストレスを印加することが可能となる。また、本技術を0.8μmCMOSロジックLSIに適用し、初期不良率が大幅に低減されることを示す。
社団法人電子情報通信学会の論文
1997-03-14

著者

関連論文

スポンサーリンク