Si/SiO_2界面歪緩和によるトンネル酸化膜の信頼性向上(高温希釈ウエット酸化プロセスの検討)
スポンサーリンク
概要
- 論文の詳細を見る
フラッシュメモリの高信頼性化にはトンネル酸化膜のストレスリーク電流、電荷トラップ、磨耗破壊寿命などの電気特性の向上を同時に達成する必要がある。Si/SiO_2界面近傍のSi-O-Si結合の歪緩和を目的として高温で且つ高希釈条件のウエットRTOプロセスの開発を行い、その結果としてトンネル酸化膜の信頼性向上が期待通りに達成できたので報告する。また、光電子分光法(XPS)による酸化膜構造解析の結果から高温希釈ウエット酸化膜はSi/SiO_2界面近傍のSi-O-Si結合の歪緩和がなされている結果も確認できたので同時に報告する。
- 社団法人電子情報通信学会の論文
- 1996-05-23
著者
-
冨田 寛
(株)東芝セミコンダクター社プロセス技術推進センター
-
小澤 良夫
株式会社東芝セミコンダクター社プロセス技術推進センター
-
富田 寛
(株)東芝セミコンダクター社プロセス技術推進センター
-
富田 寛
東芝プロセス技術研究所
-
小澤 良夫
東芝プロセス技術研究所
-
高橋 護
東芝環境技術研究所
関連論文
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- キャビテーションジョットを用いた半導体表面洗浄法の開発 : 流体工学, 流体機械
- 627 キャビテーションジョットを用いた半導体表面洗浄法の開発
- CMOSデバイスにおける酸化膜欠陥のインプロセススクリーニング技術の検討
- ED2000-138 / SDM2000-120 / ICD-2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
- ED2000-138 / SDM2000-120 / ICD2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 酸化剤濃度コントロールSOMによるレジスト剥離技術
- 低環境負荷型Cuコンタクト界面洗浄プロセスの構築(配線・実装技術と関連材料技術)
- ED2000-138 / SDM2000-120 / ICD2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
- CMOSデバイスにおける酸化膜欠陥のインプロセススクリーニング技術の検討
- Si/SiO_2界面歪緩和によるトンネル酸化膜の信頼性向上(高温希釈ウエット酸化プロセスの検討)