低環境負荷型Cuコンタクト界面洗浄プロセスの構築(配線・実装技術と関連材料技術)

スポンサーリンク

概要

• 論文の詳細を見る

• 昨今の企業活動において社会的責任を果たすことが、企業価値を高める大きな要因となっている。半導体製造プロセスにおいては、化学物質の排出量削減や、廃棄物ゼロエミッションの推進が叫ばれており、環境負荷の低い、地球に優しいプロセス開発が重要である。今回、我々はCu配線形成の鍵を握るプロセスの1つである、コンタクト界面洗浄プロセスにおいて、低環境負荷かつ低コストで、高歩留りを実現するプロセス技術を開発することに成功した。

• 社団法人電子情報通信学会の論文
• 2008-02-01

著者

• 冨田 寛

  (株)東芝セミコンダクター社プロセス技術推進センター

• 冨田 寛

  (株)東芝セミコンダクター社

• 吉水 康人

  東芝

• 大口 寿史

  (株)東芝セミコンダクター社

• 魚住 宜弘

  (株)東芝セミコンダクター社

• 松村 剛

  (株)東芝セミコンダクター社

• 吉水 康人

  (株)東芝セミコンダクター社

• 中嶋 崇人

  (株)東芝セミコンダクター社

関連論文

• hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
• キャビテーションジョットを用いた半導体表面洗浄法の開発 : 流体工学, 流体機械
• 627 キャビテーションジョットを用いた半導体表面洗浄法の開発
• hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 酸化剤濃度コントロールSOMによるレジスト剥離技術
• 最先端リソグラフィー技術と Gate-first MG/HK プロセス技術を用いたコスト競争力のある32nm世代 CMOS Platform Technology
• 低環境負荷型Cuコンタクト界面洗浄プロセスの構築(配線・実装技術と関連材料技術)
• 極微細TaC_x/HfSiONデバイスの性能および歪み効果に対するTaC_x組成の影響(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 極微細TaC_x/HfSiONデバイスの性能および歪み効果に対するTaC_x組成の影響(低電圧/低消費電力技術,新デバイス・回路とその応用)
• Si/SiO_2界面歪緩和によるトンネル酸化膜の信頼性向上(高温希釈ウエット酸化プロセスの検討)

スポンサーリンク