デバイスシミュレーションによるランダムテレグラフノイズの本質的理解(プロセス・デバイス・回路シミュレーション及び一般)
スポンサーリンク
概要
- 論文の詳細を見る
Random Telegraph Noise(RTN)の本質理解に向け、過渡解析および周波数領域解析が可能なRTNデバイスシミュレータの開発を行った。個々のトラップサイトの捕獲・放出機構を絶縁膜中にトラップサイトを配置し、絶縁膜中のエネルギー遷移を考慮することで3Dデバイスシミュレーションに組み込むことに成功した。これによりデバイス構造やバイアス変化の影響を汎用的に考慮しシミュレーションすることが可能となった。本論文ではこのシミュレーションと実測との比較により絶縁膜中のトラップサイト分布を示し、さらにRTNの削減を目的としたNegative pre-pulseシミュレーションに関して述べる。
- 2011-11-03
著者
-
大黒 達也
(株)東芝セミコンダクタ社SoC研究開発センター
-
百瀬 寿代
(株)東芝セミコンダクタ社SoC研究開発センター
-
大黒 達也
東芝セミコンダクター社:広島大学
-
大黒 達也
東芝セミコンダクター社
-
松澤 一也
東芝LSI基盤技術ラボラトリー
-
松澤 一也
(株)東芝 ULSI研究所
-
百瀬 寿代
(株)東芝研究開発センターulsi研究所
-
東 悠介
(株)東芝研究開発センターLSI基盤技術ラボラトリー
-
百々 信幸
(株)東芝研究開発センターデバイスプロセス開発センター高性能CMOSデバイス技術開発部
-
百々 信幸
(株)東芝 研究開発センター デバイスプロセス開発センター 高性能CMOSデバイス技術開発部
-
大黒 達也
(株)東芝 研究開発センター デバイスプロセス開発センター 高性能CMOSデバイス技術開発部
-
百瀬 寿代
(株)東芝 研究開発センター デバイスプロセス開発センター 高性能CMOSデバイス技術開発部
-
東 悠介
(株)東芝 研究開発センターLSI基盤技術ラボラトリー
-
東 悠介
株式会社東芝
関連論文
- 高濃度に窒化されたゲート絶縁膜を有するMOSFETのアナログ特性
- SON-MOSFETの作製とULSIへの応用
- ESS技術を用いたSON-MOSFETの作成
- SON-MOSFETの作製とULSIへの応用
- Mixed Signal CMOS用HfSiONゲート絶縁膜の最適化(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- Mixed Signal CMOS用HfSiONゲート絶縁膜の最適化(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- (110)シリコン基板上に形成した極薄酸化膜CMOSの電気的特性
- 高濃度に窒化されたゲート絶縁膜を有するMOSFETのアナログ特性
- 1.5nm酸化膜MOSFET
- 1.5nm酸化膜 MOSFET
- 0.1μm以下MOSFETの高性能化検討(ディープサブミクロンMOSトランジスタ技術小特集)
- マイクロ波Si系半導体素子・回路の技術動向及び今後の展望について
- CMOSにおけるプロセスダメージとアナログ特性の関係
- CMOSにおけるプロセスダメージとアナログ特性の関係
- CMOSにおけるプロセスダメージとアナログ特性の関係
- シリコンLSIの発展を支える超微細トランジスタプロセス技術 : 0.1およびSub-0.1μmMOSFETの高性能化のためのプロセス技術
- シリコンデバイスの微細化と性能限界
- 0.1μm領域CMOSFETに於ける素子の電気的特性の基板不純物濃度依存性
- 1/f noiseのプロセス依存性 : 高性能アナログ回路の実現に向けて(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 1/f noiseのプロセス依存性 : 高性能アナログ回路の実現に向けて(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- ソースにSiGe領域を形成したSOI・MOSFETにおけるドレイン破壊電圧改善のシミュレーション解析
- SiGeソース構造によるSOI MOSFET基板浮遊効果の抑制 : SiGe構造パラメータ依存性
- エピタキシャルチャネルMOSFETによるアナログ特性の改善
- MOSFETのスケーリングとアナログ/RF特性 : 微細MOSはアナログ/RFにとって味方なのか(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- MOSFETのスケーリングとアナログ/RF特性 : 微細MOSはアナログ/RFにとって味方なのか(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- コンパクトモデルの進化 : 表面ポテンシャルを用いたHiSIMモデルの特徴(低電圧/低消費電力技術,新デバイス・回路とその応用)
- コンパクトモデルの進化 : 表面ポテンシャルを用いたHiSIMモデルの特徴(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 高抵抗基板上に形成された高性能アナログ、デジタル混載デバイス
- ACストレス下のNBTIに及ぼす極薄SiON膜中窒素プロファイルの影響
- 高画質CMOSイメージセンサの実現に有効な3次元デバイスシミュレータ
- デバイスシミュレーションによるランダムテレグラフノイズの本質的理解(プロセス・デバイス・回路シミュレーション及び一般)
- デバイスシミュレーションによるランダムテレグラフノイズの本質的理解
- 転送ゲート負バイアス動作における黒沈み不良の解析(イメージセンサ,カメラ信号処理,画像評価関連技術,及び2013IISWとVLSIシンポジウムからの発表報告)