シリコン中における高濃度ボロンの固溶状態
スポンサーリンク
概要
著者
-
村越 篤
(株)東芝 セミコンダクター社 プロセス技術推進センター
-
村越 篤
(株)東芝研究開発センターulsi研究所
-
水島 一郎
(株)東芝 研究開発センター
-
水島 一郎
(株)東芝研究開発センターulsi研究所
-
渡辺 正晴
(株)東芝研究開発センターULSI研究所
-
柏木 正弘
(株)東芝研究開発センターULSI研究所
-
柏木 正弘
(株)東芝 Ulsi 研究所
-
渡辺 正晴
コマツ電子金属株式会社研究開発センター物性研究室
-
水島 一郎
(株)東芝 セミコンダクター社プロセス技術推進センター
関連論文
- 極薄膜NO Oxynitrideゲート絶縁膜とNi SALICIDEプロセスを用いた高性能35nmゲート長CMOS
- ED2000-138 / SDM2000-120 / ICD-2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
- ED2000-138 / SDM2000-120 / ICD2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
- シリコンの表面マイグレーションを利用した新しい基板エンジニアリング 〜ESS(Empty Space in Siliton) による大面積 SON(Silicon on Nothing)の形成〜
- シリコンの表面マイグレーションを利用した大面積SON(Silicon on Noting)の形成
- ED2000-131 / SDM2000-113 / ICD-2000-67 シリコンの表面マイグレーションを用いたSON(Silicon on Nothing)構造の形成技術
- ED2000-131 / SDM2000-113 / ICD2000-67 シリコンの表面マイグレーションを用いたSON(Silicon on Nothing)構造の形成技術
- SCM測定のシミュレーション解析
- シリコン中における高濃度ボロンの固溶状態
- バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmの CMOS FinFET のプロセスインテグレーション技術とデバイス特性
- バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmのCMOS FinFETのプロセスインテグレーション技術とデバイス特性(先端CMOSデバイス・プロセス技術)
- サブ100nm向けエレベートソース・ドレイン構造の設計指針
- ED2000-131 / SDM2000-113 / ICD2000-67 シリコンの表面マイグレーションを用いたSON(Silicon on Nothing)構造の形成技術
- SCM測定のシミュレーション解析
- SCM測定のシミュレーション解析
- SCM測定のシミュレーション解析
- サブ100nm向けエレベートソース・ドレイン構造の設計指針
- ED2000-138 / SDM2000-120 / ICD2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
- 薄膜アモルファスシリコンの低温結晶化(プロセス科学と新プロセス技術)
- 単結晶浮遊ゲート電極を用いた不揮発性メモリセルの検討
- シリコン中のB_クラスターの構造と物性
- 半導体こそ錬金術の世界 - 化学技術者への期待 -
- シリコン結晶中の成長時導入欠陥と酸化膜耐圧劣化