エピタキシャルチャネルMOSFETによるアナログ特性の改善
スポンサーリンク
概要
- 論文の詳細を見る
デジタル開発では必要不可欠なHaloイオン注入によるアナログ特性、特に1/f noiseの劣化についてのべる。この劣化を防ぐためにエピタキシャルチャネル構造を提案し、アナログ特性が改善された結果を示す。
- 社団法人電子情報通信学会の論文
- 2000-11-23
著者
-
親松 尚人
(株)東芝 セミコンダクター社 プロセス技術推進センター
-
大黒 達也
東芝セミコンダクター社 システムLSI開発センター
-
豊島 義明
東芝セミコンダクター社 システムLSI開発センター
-
松岡 史倫
東芝セミコンダクター社システムLSI事業部
-
蓮見 良治
東芝セミコンダクター社 システムLSI技術開発統括部
-
松岡 史倫
東芝
-
大黒 達也
東芝セミコンダクター社
-
西郡 正人
東芝セミコンダクター社システムLSI開発センター
-
親松 尚人
東芝セミコンダクター社システムLSI開発センター
-
大黒 達也
東芝セミコンダクター社システムlsi開発センター
-
西郡 正人
(株)東芝セミコンダクター社システムlsi事業部
関連論文
- 40nm low standby power CMOS技術(IEDM特集(先端CMOSデバイス・プロセス技術))
- 極薄膜NO Oxynitrideゲート絶縁膜とNi SALICIDEプロセスを用いた高性能35nmゲート長CMOS
- 微細High-k/メタルゲートデバイスにおけるキャリア移動度とT_スケーリングの関係および22nmノードに向けたデバイス設計ガイドライン(低電圧/低消費電力技術、新デバイス・回路とその応用)
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
- 高濃度に窒化されたゲート絶縁膜を有するMOSFETのアナログ特性
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
- 高性能45nmノードCMOSFET技術とストレス印加による移動度向上技術のスケーラビリティ(先端CMOSデバイス・プロセス技術)
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果
- 微細化限界を打破する最先端CMOSデバイス技術 (特集 明日を切り開くシステムLSI)
- ストレス技術を加えた不純物偏析Schottkyソース/ドレイントランジスタを用いた0.7VにおけるSRAM特性(メモリ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- ストレス技術を加えた不純物偏析Schottkyソース/ドレイントランジスタを用いた0.7VにおけるSRAM特性(メモリ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- チャネル方向と構造起因歪みの組み合わせを用いた45nm世代のための高移動度CMOSFET(IEDM特集(先端CMOSデバイス・プロセス技術))
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- 次世代技術の詳細 45nm世代の論理LSI技術を確立 遅延時間を30%以上短縮 (Cover Story 特集 半導体・新進化論--微細化危機を3次元が救う)
- 吸湿によるヴィア不良のメカニズム及び45nm世代多層配線デザインへの影響(低誘電率層間膜,配線材料及び一般)
- 歪みSi CMOSFETのスケーラビリティと40nmゲート長の高性能な歪みSi CMOSFET技術(IEDM特集:先端CMOSデバイス・プロセス技術)
- 微細High-k/メタルゲートデバイスにおけるキャリア移動度とT_スケーリングの関係および22nmノードに向けたデバイス設計ガイドライン(低電圧/低消費電力技術、新デバイス・回路とその応用)
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 1〜5V動作1Mb Full CMOS SRAMの高速・低スタンバイ電力回路設計
- Mixed Signal CMOS用HfSiONゲート絶縁膜の最適化(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- Mixed Signal CMOS用HfSiONゲート絶縁膜の最適化(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 最先端リソグラフィー技術と Gate-first MG/HK プロセス技術を用いたコスト競争力のある32nm世代 CMOS Platform Technology
- (110)シリコン基板上に形成した極薄酸化膜CMOSの電気的特性
- 高濃度に窒化されたゲート絶縁膜を有するMOSFETのアナログ特性
- 0.1μm以下MOSFETの高性能化検討(ディープサブミクロンMOSトランジスタ技術小特集)
- 65nm世代以降のVdd,Vthのスケーリング指針の新規提案(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 65nm世代以降のVdd,Vthのスケーリング指針の新規提案(VLSI回路,デバイス技術(高速,低電圧,低電力))
- CMOS vs. 化合物・バイポーラ : Gb/s, GHz領域
- CMOS vs. 化合物・バイポーラ : Gb/s, GHz領域
- CMOS vs. 化合物・バイポーラ : Gb/s, GHz領域
- 完全CMOSプロセスを用いたバイポーラ搭載高速キャッシュSRAM製造プロセスの開発
- 埋め込み素子/ウェル分離を用いた微細Full CMOS型SRAMの開発
- マイクロ波Si系半導体素子・回路の技術動向及び今後の展望について
- CMOSにおけるプロセスダメージとアナログ特性の関係
- CMOSにおけるプロセスダメージとアナログ特性の関係
- CMOSにおけるプロセスダメージとアナログ特性の関係
- 0.1μm領域CMOSFETに於ける素子の電気的特性の基板不純物濃度依存性
- 1/f noiseのプロセス依存性 : 高性能アナログ回路の実現に向けて(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 1/f noiseのプロセス依存性 : 高性能アナログ回路の実現に向けて(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- TFT SRAMを用いた3D-FPGAの開発(デザインガイア2010 : VLSI設計の新しい大地)
- レイアウト依存性を考慮したコンパクトモデルの開発(IEDM特集(先端CMOSデバイス・プロセス技術))
- 低電力、高性能LSIに向けたCMOSプロセス・デバイス技術開発 : サブ100nm世代の課題と解決策
- 低電力、高性能LSIに向けたCMOSプロセス・デバイス技術開発 : サブ100nm世代の課題と解決策
- エピタキシャルチャネルMOSFETによるアナログ特性の改善
- 1V高速動作と低スタンバイ電力を両立させた0.5μm完全CMOS SRAM技術
- MOSFETのスケーリングとアナログ/RF特性 : 微細MOSはアナログ/RFにとって味方なのか(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- MOSFETのスケーリングとアナログ/RF特性 : 微細MOSはアナログ/RFにとって味方なのか(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- コンパクトモデルの進化 : 表面ポテンシャルを用いたHiSIMモデルの特徴(低電圧/低消費電力技術,新デバイス・回路とその応用)
- コンパクトモデルの進化 : 表面ポテンシャルを用いたHiSIMモデルの特徴(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 高抵抗基板上に形成された高性能アナログ、デジタル混載デバイス
- 高画質CMOSイメージセンサの実現に有効な3次元デバイスシミュレータ
- デバイスシミュレーションによるランダムテレグラフノイズの本質的理解(プロセス・デバイス・回路シミュレーション及び一般)
- High-K/Metal Gate MOSFETsにおける新しいレイアウト依存性(IEDM特集(先端CMOSデバイス・プロセス技術))