低電力、高性能LSIに向けたCMOSプロセス・デバイス技術開発 : サブ100nm世代の課題と解決策

スポンサーリンク

概要

• 論文の詳細を見る

• 今後の低電力、高性能LSIに向けて、サブ100nm世代で要求されるプロセス・デバイス技術について、先端の微細CMOS技術による性能改善のシナリオ、ローリークなど多様化するデバイス要求、配線を含めたLSIのトータル性能の改善に向けた課題と取組みについて紹介する。

• 社団法人電子情報通信学会の論文
• 2002-08-16

著者

• 親松 尚人

  (株)東芝 セミコンダクター社 プロセス技術推進センター

関連論文

• 極薄膜NO Oxynitrideゲート絶縁膜とNi SALICIDEプロセスを用いた高性能35nmゲート長CMOS
• SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
• SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
• TFT SRAMを用いた3D-FPGAの開発(デザインガイア2010 : VLSI設計の新しい大地)
• レイアウト依存性を考慮したコンパクトモデルの開発(IEDM特集(先端CMOSデバイス・プロセス技術))
• 低電力、高性能LSIに向けたCMOSプロセス・デバイス技術開発 : サブ100nm世代の課題と解決策
• 低電力、高性能LSIに向けたCMOSプロセス・デバイス技術開発 : サブ100nm世代の課題と解決策
• エピタキシャルチャネルMOSFETによるアナログ特性の改善

スポンサーリンク