Variable Latency Pipeline(VLP)を用いた1GHz ALUデータパス

スポンサーリンク

概要

• 論文の詳細を見る

• 本報告では可変レーテンシパイプライン(VLP)技術を提案する。このVLPを適用した1GHzで動作するALUを含む64bitデータパスを、0.25μmトランジスタ、5層メタル配線プロセスを用いて設計したので併せて紹介する。このVLPを適用することによってサイクルタイムを1.5nsから1nsへ、約33%短縮することができた。

• 社団法人電子情報通信学会の論文
• 1997-04-24

著者

• 幾見 宣之

  (株)東芝 マイクロエレクトロニクス技術研究所

• 平野 勝士

  (株)東芝 マイクロエレクトロニクス技術研究所

• 上野 喜代治

  (株)東芝 マイクロエレクトロニクス技術研究所

• 近藤 勝久

  (株)東芝 マイクロエレクトロニクス技術研究所

• 森 順治

  (株)東芝 マイクロエレクトロニクス技術研究所

関連論文

• Floating Body RAM技術開発及びその32nm nodeへ向けたScalability(新メモリ技術とシステムLSI)
• Variable Latency Pipeline(VLP)を用いた1GHz ALUデータパス
• Variable Latency Pipeline(VLP)を用いた1GHz ALUデータパス
• Variable Latency Pipeline(VLP)を用いた1GHz ALUデータパス
• 300MIPS 300MFLOPS4命令同時実行のCMOSスーパースカラ型マイクロプロセッサ
• 64ビットCMOSスーパースケーラーマイクロプロセッサ
• コンフィグラブルプロセサを用いたスマートカー向け画像認識LSI
• コンフィグラブルプロセサを用いたスマートカー向け画像認識LSI

スポンサーリンク