可変電源電圧(VS)方式による300MIPS/W VTCMOS RISCプロセッサ
スポンサーリンク
概要
- 論文の詳細を見る
可変電原電圧(VS)方式とVTCMOSとを用いて, 300MIPS/WのRISCプロセッサを開発した. ここで提案したVS方式とは, 3.3Vの外部電圧をDC-DCコンバータを用いて降圧し, 与えられた動作周波数に応じて, 回路が動作する必要最小限の内部電圧を自動生成する手法である. チップの外からみれば3.3V単一電源のチップに見えるが, 内部で電圧を下げることにより低電力化を実現している. 過去に設計したRISCプロセッサのレイアウトに対し,基板コンタクトの部分以外には修正を加えずに, MIPS/Wで表される性能を2倍以上に改善した. さらに, VS方式が電源電圧の揺らぎを補償できることを示した.
- 社団法人電子情報通信学会の論文
- 1997-06-19
著者
-
千葉 明彦
東芝マイクロエレクトロニクス株式会社
-
佐野 文彦
東芝マイクロエレクトロニクス株式会社
-
三田 真二
株式会社東芝
-
鈴木 晃治朗
株式会社東芝
-
渡辺 吉規
東芝マイクロエレクトロニクス株式会社
-
藤田 哲也
東芝セミコンダクター社
-
藤田 哲也
(株)東芝soc研究開発センター
-
黒田 忠広
慶応大学理工学部
-
鈴木 晃治朗
(株)東芝, システムLSI技術研究所
-
三田 真二
(株)東芝, システムLSI技術研究所
-
山根 史之
(株)東芝, システムLSI技術研究所
-
松田 光司
東芝マイクロエレクトロニクス(株)
-
前田 健夫
(株)東芝
-
黒田 忠広
(株)東芝システムLSI技術研究所
-
山根 史之
(株)東芝 システムlsi技術研究所
関連論文
- 電圧制御手法を導入した低消費電力MPEG4圧縮伸長LSI
- A 160mW, 80nA Standby, MPEG-4 Audiovisual LSI with 16Mb Embedded DRAM and a 5GOPS Adaptive Post Filter(VSLI一般(ISSCC'03関連特集))
- 32bit RISC CPUコアを内蔵したIEEE 802.11a準拠1チップMAC/PHYプロセッサ(VSLI一般(ISSCC'03関連特集))
- コンディショナルクロッキングF/Fの低電力H.264/MPEG-4オーディオ/ビデオコーデックへの応用(回路技術(一般, 超高速・低電力・高機能を目指した新アーキテクチャ))
- モジュールの電圧/周波数を動的に制御したH.264/MPEG-4 Audio/Visual Codec LSI(VLSI一般(ISSCC2005特集))
- A 160mW, 80nA Standby, MPEG-4 Audiovisual LSI with 16Mb Embedded DRAM and a 5GOPS Adaptive Post Filter(VSLI一般(ISSCC'03関連特集))
- ED2000-121 / SDM2000-103 / ICD2000-57 16Mbit DRAM混載MPEG-4テレビ電話LSI
- A 160mW, 80nA Standby, MPEG-4 Audiovisual LSI with 16Mb Embedded DRAM and a 5GOPS Adaptive Post Filter(VSLI一般(ISSCC'03関連特集))
- A 160mW, 80nA Standby, MPEG-4 Audiovisual LSI with 16Mb Embedded DRAM and a 5GOPS Adaptive Post Filter(VSLI一般(ISSCC'03関連特集))
- ED2000-121 / SDM2000-103 / ICD2000-57 16Mbit DRAM混載MPEG-4テレビ電話LSI