低電力CMOSVLSI回路設計技術(第2部微小化技術の最先端)
スポンサーリンク
概要
- 論文の詳細を見る
CMOS集積回路の電力は, 微細化の結果, 今後も増大する.本論文では, システム・オン・チップを実現するための高性能で低電力なCMOSVLSI回路設計技術を概説する.低電力化のための一般的な方策を示し, これまでの研究動向を体系化すると共に, VTCMOSなどの低電圧回路技術やパストランジスタ論理などの低容量回路技術に関する最近の研究成果をまとめる.
- 社団法人日本時計学会の論文
著者
関連論文
- 可変電源電圧(VS)方式による300MIPS/W VTCMOS RISCプロセッサ
- 可変電源電圧(VS)方式による300MIPS/W VTCMOS RISCプロセッサ
- 可変電源電圧(VS)方式による300MIPS/W VTCMOS RISCプロセッサ
- 可変閾値(VT)方式による0.9V 150MHz 10mW二次元離散コサイン変換プロセッサ
- A 0.9V 150MHz 10mW 4mm^2 2-D Discrete Cosine Transform Core Processor with Variable Threshold-Voltage (VT) Scheme
- スピードを維持した50%省電力化回路
- スピードを維持した50%省電力化回路
- 5Gb/s 8×8 ATMスイッチLSI
- ディープサブミクロン時代の半導体集積回路の技術課題とEDAへの期待 (電子システムの設計技術と設計自動化)
- 低電力CMOSVLSI回路設計技術(第2部微小化技術の最先端)
- マルチメディアCM0S VLSIのための低電力回路設計技術
- システムオンシリコン時代の低電力回路技術 (特集:システムオンシリコン時代における半導体キ-技術)