クロックによる2回アクセスのアキミュレータを用いた2次元IDCTマクロセル
スポンサーリンク
概要
- 論文の詳細を見る
MPEG2をはじめとする動画像圧縮伸長技術はマルチメディアのさまざまな分野に応用され始めている。これらの規格ではDCT(Discrete Cosine Transform)をベースとした変換符号化方式力採用されている。最近のデバイスの進歩によりMPEG2デコーダLSIが1chipで実現され、Digital Video Discなどの民生機器への応用ではローコスト化の要求も高まっている。そこで今回、MPEG2デコーダLSIの中で大きな割合を占めるInverse-DCTブロックの水平/垂直と2次元あるIDCT演算のためのハードを、クロックによる2回アクセスにより半分に削減したので報告する。
- 社団法人電子情報通信学会の論文
- 1996-09-18
著者
-
千葉 明彦
東芝マイクロエレクトロニクス株式会社
-
渡辺 吉規
東芝マイクロエレクトロニクス株式会社
-
原 浩幸
(株)東芝SoC研究開発センター
-
松田 光司
東芝マイクロエレクトロニクス(株)
-
原 浩幸
(株)東芝マイクロエレクトロニクス技術研究所
-
寺澤 敏弘
東芝マイクロエレクトロニクス
-
寺澤 敏弘
(株)東芝マイクロエレクトロニクス
-
千葉 明彦
(株)東芝マイクロエレクトロニクス
-
渡辺 吉規
(株)東芝マイクロエレクトロニクス
-
松田 光司
(株)東芝マイクロエレクトロニクス
-
原 浩幸
(株)東芝 半導体技術研究所
関連論文
- 電圧制御手法を導入した低消費電力MPEG4圧縮伸長LSI
- A 160mW, 80nA Standby, MPEG-4 Audiovisual LSI with 16Mb Embedded DRAM and a 5GOPS Adaptive Post Filter(VSLI一般(ISSCC'03関連特集))
- コンディショナルクロッキングF/Fの低電力H.264/MPEG-4オーディオ/ビデオコーデックへの応用(回路技術(一般, 超高速・低電力・高機能を目指した新アーキテクチャ))
- モジュールの電圧/周波数を動的に制御したH.264/MPEG-4 Audio/Visual Codec LSI(VLSI一般(ISSCC2005特集))
- ED2000-121 / SDM2000-103 / ICD2000-57 16Mbit DRAM混載MPEG-4テレビ電話LSI
- ED2000-121 / SDM2000-103 / ICD2000-57 16Mbit DRAM混載MPEG-4テレビ電話LSI
- ED2000-121 / SDM2000-103 / ICD2000-57 16Mbit DRAM混載MPEG-4テレビ電話LSI
- 可変電源電圧供給方式と2電源化方式を組み合わせた低電力技術におけるトップダウン設計手法
- 可変電源電圧供給方式と2電源化方式を組み合わせた低電力技術におけるトップダウン設計手法
- 電圧制御手法を導入した低消費電力MPEG4圧縮伸長LSI
- 電圧制御手法を導入した低消費電力MPEG4圧縮伸長LSI
- 可変電源電圧(VS)方式による300MIPS/W VTCMOS RISCプロセッサ
- 可変電源電圧(VS)方式による300MIPS/W VTCMOS RISCプロセッサ
- 可変電源電圧(VS)方式による300MIPS/W VTCMOS RISCプロセッサ
- スピードを維持した50%省電力化回路
- スピードを維持した50%省電力化回路
- STARCにおける物理設計技術開発の課題と活動
- STARCにおける物理設計技術開発の課題と活動
- マルチメディアLSIに適した専用メモリマクロの設計手法とMPEG2デコーダへの応用
- マルチメディアLSIに適した専用メモリマクロの設計手法とMPEG2デコーダへの応用
- センスアンプーフリップフロップを用いた200MHzを画像圧縮/伸張マクロセル : VLD, DCT/IDCT Macrocell using SA-F/F
- 0.5μmBiCMOSスタンダ-ドセル用高機能マクロセル
- VT-CMOS技術のレイアウト設計手法 : MPEG4 Video & Audio Codec LSIへの適用
- LSIの微細化に伴うフィジカル・シンセシスの重要性と実施例
- LSIの微細化に伴うフィジカル・シンセシスの重要性と実施例
- クロックによる2回アクセスのアキミュレータを用いた2次元IDCTマクロセル