クロストーク遅延予防のための詳細配線制約生成手法(VLSIの設計/検証/テスト及び一般配置配線)
スポンサーリンク
概要
- 論文の詳細を見る
プロセスの微細化に伴い、配線間のカップリング容量に起因するクロストーク遅延が問題となってきている。本報告では、詳細配線時に配線が概略格子を交差する座標に制約を加えることにより、クロストーク遅延を削減する詳細配線手法を提案する。本提案手法では、同時にスイッチングする可能性のある配線同士が隣接しないように交差座標を制限することにより4クロストーク遅延を削減する。実験では、配線可能性を損なうことなく、クロストーク遅延が発生するネット数を約70%削減することができた。
- 一般社団法人情報処理学会の論文
- 2003-11-27
著者
関連論文
- モジュールの電圧/周波数を動的に制御したH.264/MPEG-4 Audio/Visual Codec LSI(VLSI一般(ISSCC2005特集))
- クロストーク遅延予防のための詳細配線制約生成手法(VLSIの設計/検証/テスト及び一般配置配線)
- クロストーク遅延予防のための詳細配線制約生成手法(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- クロストーク遅延予防のための詳細配線制約生成手法(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- クロストーク遅延予防のための詳細配線制約生成手法
- 多段ゲーティング制御におけるクロックツリー合成手法
- 多段ゲーティング制御におけるクロックツリー合成手法
- 多段ゲーティング制御におけるクロックツリー合成手法
- A-3-3 高速信号伝送用の線路形状最適化
- STARCにおける物理設計技術開発の課題と活動
- STARCにおける物理設計技術開発の課題と活動
- 高性能 VLSI のクロック配線方式
- 予想配線長算出方法
- PA-1 ディープサブミクロンを拓く回路理論の課題
- 多電源を用いた低消費電力化設計手法 (電子システムの設計技術と設計自動化)
- 多電源を用いた低消費電力化設計手法のメディア・プロセッサーへの適用
- セル置換とバッファ挿入による低消費電力化手法
- 高性能ASICのレイアウト技術 (ULSI CAD)
- クロストーク遅延予防のための詳細配線制約生成手法(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- LSI内のクロック分配CAD技術
- ディレイ・スキュー最小化のための線幅最適化クロック配線手法