クロストーク遅延予防のための詳細配線制約生成手法(VLSIの設計/検証/テスト及び一般配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

スポンサーリンク

概要

論文の詳細を見る
プロセスの微細化に伴い、配線間のカップリング容量に起因するクロストーク遅延が問題となってきている。本報告では、詳細配線時に配線が概略格子を交差する座標に制約を加えることにより、クロストーク遅延を削減する詳細配線手法を提案する。本提案手法では、同時にスイッチングする可能性のある配線同士が隣接しないように交差座標を制限することにより、クロストーク遅延を削減する。実験では、配線可能性を損なうことなく、クロストーク遅延が発生するネット数を約70%削減することができた。
社団法人電子情報通信学会の論文
2003-11-21

著者

関連論文

もっと見る

スポンサーリンク