多電源を用いた低消費電力化設計手法 (<特集>電子システムの設計技術と設計自動化)
スポンサーリンク
概要
- 論文の詳細を見る
多電源を用いたLSIの低消費電力化手法として, 非クリティ力ルなパス上にあるセルのみ低電圧駆動とするClustered Voltage Scaling (CVS) 法がある. CVS法は, 通常のゲートレベルの単一電源回路を基に, タイミング制約のもと, 挿入するレベルコンバータ数最小で, かつ低電圧駆動のセル数を最大化する2電源化した回路構造を生成する手法である. 本論文は, この2電源化した回路のレイアウトでの実現手法を含めた, 2電源化による低消費電力化設計システムの開発, およびその適用事例に関するものである. レイアウトでは, 配線長および配線ディレイの増加を抑えるための電源の供給方式を提案している. 本システムをメディアプロセッサチップMpact^< TM>に対して適用した結果, ランダム回路モジュールに関して, 平均で47%の消費電力削減効果が得られた. 本手法の面積的なオーバヘッドは, 15%程度であった.
- 一般社団法人情報処理学会の論文
- 1999-04-15
著者
-
南 文裕
東芝セミコンダクター社
-
石川 貴史
株式会社東芝
-
五十嵐 睦典
株式会社東芝
-
宇佐美 公良
株式会社東芝
-
高野 みどり
株式会社東芝半導体設計・評価技術センター
-
南 文裕
株式会社東芝半導体設計・評価技術センター
-
市田 真琴
株式会社東芝
-
野上 一孝
株式会社東芝
-
畑中 直行
株式会社東芝
-
石川 貴史
株式会社東芝半導体事業本部
-
川崎 幸雄
株式会社東芝半導体事業本部
-
青木 孝哲
株式会社東芝半導体事業本部
-
水野 千春
株式会社東芝半導体事業本部
-
金沢 正博
株式会社東芝半導体事業本部
-
園田 慎次
株式会社東芝半導体事業本部
-
野上 一孝
株式会社東芝半導体事業本部
-
畑中 直行
株式会社東芝半導体事業本部
-
南 文裕
株式会社東芝半導体事業本部
-
高野 みどり
株式会社東芝半導体事業本部
-
市田 真琴
株式会社東芝半導体事業本部
関連論文
- モジュールの電圧/周波数を動的に制御したH.264/MPEG-4 Audio/Visual Codec LSI(VLSI一般(ISSCC2005特集))
- 可変電源電圧供給方式と2電源化方式を組み合わせた低電力技術におけるトップダウン設計手法
- 可変電源電圧供給方式と2電源化方式を組み合わせた低電力技術におけるトップダウン設計手法
- クロストーク遅延予防のための詳細配線制約生成手法(VLSIの設計/検証/テスト及び一般配置配線)
- クロストーク遅延予防のための詳細配線制約生成手法(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- クロストーク遅延予防のための詳細配線制約生成手法(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- クロストーク遅延予防のための詳細配線制約生成手法
- 多段ゲーティング制御におけるクロックツリー合成手法
- 多段ゲーティング制御におけるクロックツリー合成手法
- 多段ゲーティング制御におけるクロックツリー合成手法
- A-3-3 高速信号伝送用の線路形状最適化
- STARCにおける物理設計技術開発の課題と活動
- STARCにおける物理設計技術開発の課題と活動
- 高性能 VLSI のクロック配線方式
- 予想配線長算出方法
- メディアプロセッサ向け350MHz動作 時分割多重8ポートSRAMとワード長可変乗算器
- PA-1 ディープサブミクロンを拓く回路理論の課題
- 多電源を用いた低消費電力化設計手法 (電子システムの設計技術と設計自動化)
- 二電源低消費電力設計手法とパワー解析
- 二電源低消費電力設計手法とパワー解析
- 二電源低消費電力設計手法とパワー解析
- 多電源を用いた低消費電力化設計手法のメディア・プロセッサーへの適用
- セル置換とバッファ挿入による低消費電力化手法
- 高性能ASICのレイアウト技術 (ULSI CAD)
- 斜め配線手法とRISCプロセッサコアへの適用事例
- 斜め配線手法とRISCプロセッサコアへの適用事例
- クロストーク遅延予防のための詳細配線制約生成手法(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- LSI内のクロック分配CAD技術
- ディレイ・スキュー最小化のための線幅最適化クロック配線手法