多段ゲーティング制御におけるクロックツリー合成手法
スポンサーリンク
概要
- 論文の詳細を見る
グーテッドクロック設計は、LSIの低消費電力化にとって有望な方法である。本論文では、グーテッドクロック設計、特に多段グーティングされた場合においても、スキュー・ディレイを制御するのに適したクロックツリー構造、およびクロックッリーを生成するアルゴリズムについて提案する。また、イネーブル信号まわりのタイミング設計を容易化するレイアウト設計フローについても述べる。実験によれば、スキュー・ディレイを最小化し、タイミング制約違反なく、消費電力を27-50%削減することができた。
- 社団法人電子情報通信学会の論文
- 1999-11-27
著者
関連論文
- コンディショナルクロッキングF/Fの低電力H.264/MPEG-4オーディオ/ビデオコーデックへの応用(回路技術(一般, 超高速・低電力・高機能を目指した新アーキテクチャ))
- モジュールの電圧/周波数を動的に制御したH.264/MPEG-4 Audio/Visual Codec LSI(VLSI一般(ISSCC2005特集))
- クロストーク遅延予防のための詳細配線制約生成手法(VLSIの設計/検証/テスト及び一般配置配線)
- クロストーク遅延予防のための詳細配線制約生成手法(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- クロストーク遅延予防のための詳細配線制約生成手法(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- クロストーク遅延予防のための詳細配線制約生成手法
- 多段ゲーティング制御におけるクロックツリー合成手法
- 多段ゲーティング制御におけるクロックツリー合成手法
- 多段ゲーティング制御におけるクロックツリー合成手法
- A-3-3 高速信号伝送用の線路形状最適化
- STARCにおける物理設計技術開発の課題と活動
- STARCにおける物理設計技術開発の課題と活動
- 高性能 VLSI のクロック配線方式
- 予想配線長算出方法
- 高速伝送用線路の電気的特性と形状最適化
- 高速伝送用線路の電気的特性と形状最適化
- 高速伝送用線路の電気的特性と形状最適化
- PA-1 ディープサブミクロンを拓く回路理論の課題
- 多電源を用いた低消費電力化設計手法 (電子システムの設計技術と設計自動化)
- 多電源を用いた低消費電力化設計手法のメディア・プロセッサーへの適用
- セル置換とバッファ挿入による低消費電力化手法
- 高性能ASICのレイアウト技術 (ULSI CAD)
- クロストーク遅延予防のための詳細配線制約生成手法(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- LSI内のクロック分配CAD技術
- ディレイ・スキュー最小化のための線幅最適化クロック配線手法