トライゲートナノワイヤMOSFETにおける自己発熱効果の系統的理解
スポンサーリンク
概要
- 論文の詳細を見る
- 2012-01-20
著者
-
沼田 敏典
(株)東芝 LSI基盤技術ラボラトリー
-
中林 幸雄
(株)東芝研究開発センターLSI基盤技術ラボラトリー
-
太田 健介
(株)東芝研究開発センターLSI基盤技術ラボラトリー
-
田中 千加
(株)東芝研究開発センターlsi基盤技術ラボラトリー
-
沼田 敏典
(株)東芝 研究開発センターLSI基盤技術ラボラトリー
-
齋藤 真澄
(株)東芝 研究開発センター LSI基盤技術ラボラトリー
-
齋藤 真澄
(株)東芝 研究開発センターLSI基盤技術ラボラトリー
-
太田 健介
(株)東芝 研究開発センターLSI基盤技術ラボラトリー
-
中林 幸雄
(株)東芝 研究開発センターLSI基盤技術ラボラトリー
-
田中 千加
(株)東芝 研究開発センターLSI基盤技術ラボラトリー
関連論文
- 量子閉じ込め効果が薄膜SOI MOSFETの電気特性に与える影響について
- 完全空乏型SOI MOSFETにおけるSOI膜厚変動によるしきい値ばらつきの抑制構造
- シリコン(110)面pMOSFETにおける反転層容量と低電界移動度特性(ゲートスタック構造の新展開(I),ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 高純度単一同位体Siのエピタキシャル成長と自己拡散への応用
- High-κゲート絶縁膜を有するp-MOSFETにおけるドレイン電流の変動 : ゲート絶縁膜中トラップによる単一正孔の捕獲・放出の影響(低電圧/低消費電力技術,新デバイス・回路とその応用)
- High-κゲート絶縁膜を有するp-MOSFETにおけるドレイン電流の変動 : ゲート絶縁膜中トラップによる単一正孔の捕獲・放出の影響(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 10nm以下の極薄膜ダブルゲートSOI p-FETにおける高移動度の実証 : 軽い正孔バンドの役割と一軸性応力エンジニアリングとの整合性(IEDM(先端CMOSデバイス・プロセス技術))
- 完全空乏型SOI MOSFETにおけるSOI膜厚変動によるしきい値ばらつきの抑制構造
- シリコン(100)及び(110)面上CMOSFETのひずみによる高電界キャリア速度変調
- 歪み技術による (100) および (110) トランジスタの性能向上戦略
- High-k及びSiO_2ゲート絶縁膜を有するMOSFETにおける低電界移動度と高電界キャリア速度の関係(IEDM(先端CMOSデバイス・プロセス技術))
- トライゲートナノワイヤMOSFETの短チャネル移動度解析とStress Memorization Technique (SMT)による性能向上(IEDM特集(先端CMOSデバイス・プロセス技術))
- 10nm径トライゲートナノワイヤMOSFETにおける高電界輸送特性向上と薄BOXによる閾値調整 (シリコン材料・デバイス)
- 10nm径トライゲートナノワイヤMOSFETにおける高電界輸送特性向上と薄BOXによる閾値調整 (集積回路)
- トライゲートナノワイヤMOSFETにおける自己発熱効果の系統的理解(IEDM特集(先端CMOSデバイス・プロセス技術))
- 直径10nmのシリコンナノワイヤを備えた超低消費電力LSI用トランジスタ
- トライゲートナノワイヤMOSFETにおける自己発熱効果の系統的理解
- シリコン(110)面pMOSFETにおける反転層容量と低電界移動度特性
- 10nm径トライゲートナノワイヤMOSFETにおける高電界輸送特性向上と薄BOXによる閾値調整(SOIテクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 10nm径トライゲートナノワイヤMOSFETにおける高電界輸送特性向上と薄BOXによる閾値調整(SOIテクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 高性能・低消費電力Siナノワイヤトランジスタ技術
- 招待講演 シリコントライゲートナノワイヤトランジスタの低周波ノイズ特性解析 (シリコン材料・デバイス)
- 10nm径トライゲートナノワイヤMOSFETにおける高電界輸送特性向上と薄BOXによる閾値調整
- 10nm径トライゲートナノワイヤMOSFETにおける高電界輸送特性向上と薄BOXによる閾値調整