シリコン(110)面pMOSFETにおける反転層容量と低電界移動度特性(ゲートスタック構造の新展開(I),ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
スポンサーリンク
概要
- 論文の詳細を見る
本論文ではシリコン(110)面pMOSFETの基本輸送特性について系統的に調べる。(110)面pFETでは基板面に垂直な方向の有効質量が大きいため、(100)面pFETに比べて大きな反転層容量が得られる。また、(110)面<110>方向pFETにおいて基板不純物濃度(N_<sub>)の増加とともに低電界移動度(μ)が増加する現象を初めて観測した。高N_<sub>の(110)面pFETでは、(100)面pFETに比べて一軸応力によるμの増加率が低いものの、無歪状態でのμが極めて高いために優れた性能が実現できる。
- 2008-06-02
著者
-
内田 建
(株)東芝 LSI基盤技術ラボラトリー
-
内田 建
東京工業大学
-
内田 建
東京工業大学電子物理工学専攻:prest化学技術振興機構
-
小林 茂樹
東芝研究開発センター
-
齋藤 真澄
(株)東芝研究開発センターLSI基盤技術ラボラトリー
-
小林 茂樹
(株)東芝研究開発センターLSI基盤技術ラボラトリー
-
齋藤 真澄
東芝
-
齋藤 真澄
(株)東芝 研究開発センター LSI基盤技術ラボラトリー
-
齋藤 真澄
(株)東芝 研究開発センターLSI基盤技術ラボラトリー
-
小林 茂樹
(株)東芝 研究開発センター LSI基盤技術ラボラトリー
関連論文
- 微細High-k/メタルゲートデバイスにおけるキャリア移動度とT_スケーリングの関係および22nmノードに向けたデバイス設計ガイドライン(低電圧/低消費電力技術、新デバイス・回路とその応用)
- 半導体の不純物によるキャリアと反転層のキャリアの違いは?
- 量子閉じ込め効果が薄膜SOI MOSFETの電気特性に与える影響について
- シリコン表面のセルフ・アンジュレーションを利用したサブミクロン単一電子素子
- SC-9-6 トンネル効果を利用したシリコン機能デバイス
- CT-2-1 歪みによるCMOSデバイスの高性能化(CT-2.ポストCMOSデバイス技術?-III-V MOS,ナノワイヤデバイス,グラフェンデバイス-,チュートリアルセッション,ソサイエティ企画)
- 微細High-k/メタルゲートデバイスにおけるキャリア移動度とT_スケーリングの関係および22nmノードに向けたデバイス設計ガイドライン(低電圧/低消費電力技術、新デバイス・回路とその応用)
- [招待講演]シリコン単電子素子とその応用
- 強磁場印加による(110)pMOSFETサブバンド構造の直接的観測(IEDM特集(先端CMOSデバイス・プロセス技術))
- 走査型拡がり抵抗顕微鏡(SSRM)を用いたソース・ドレインにおける高分解能イメージング及び高精度プロービング解析(IEDM特集(先端CMOSデバイス・プロセス技術))
- 膜厚5nm以下の(110)面ダブルゲート極薄SOI nMOSFETにおけるボリュームインバージョンによる移動度向上(先端CMOSデバイス・プロセス技術)
- 極薄SOI MOSFETにおけるしきい値電圧のばらつきと移動度の振る舞い(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 極薄SOI MOSFETにおけるしきい値電圧のばらつきと移動度の振る舞い(VLSI回路,デバイス技術(高速,低電圧,低電力))
- シリコン(110)面pMOSFETにおける反転層容量と低電界移動度特性(ゲートスタック構造の新展開(I),ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- シリコン微結晶を用いたメモリデバイスにおけるドットサイズとサイズのばらつきの影響評価とポテンシャル分布
- シリコン微結晶を用いたメモリデバイスにおけるドットサイズとサイズのばらつきの影響評価とポテンシャル分布
- 異方性エッチングにより作製したシリコン単電子トランジスタの室温動作 (マイクロマシン特集号)
- 不純物偏析ショットキー接合を用いた高駆動電流トランジスタの開発
- 不純物偏析を利用した低障壁ショットキートランジスタ(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 不純物偏析を利用した低障壁ショットキートランジスタ(VLSI回路,デバイス技術(高速,低電圧,低電力))
- High-κゲート絶縁膜を有するp-MOSFETにおけるドレイン電流の変動 : ゲート絶縁膜中トラップによる単一正孔の捕獲・放出の影響(低電圧/低消費電力技術,新デバイス・回路とその応用)
- High-κゲート絶縁膜を有するp-MOSFETにおけるドレイン電流の変動 : ゲート絶縁膜中トラップによる単一正孔の捕獲・放出の影響(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 10nm以下の極薄膜ダブルゲートSOI p-FETにおける高移動度の実証 : 軽い正孔バンドの役割と一軸性応力エンジニアリングとの整合性(IEDM(先端CMOSデバイス・プロセス技術))
- p型MOSFETの高速化技術
- 0.7nmの極薄膜SOIトランジスタ技術 (特集 イノベーションを支えるナノエレクトロニクス)
- 面方位(110)極薄SOI pMOSFETにおける高移動度の実験的検証(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 面方位(110)極薄SOI pMOSFETにおける高移動度の実験的検証(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 集積シリコン単電子トランジスタ回路を用いた電流スイッチング及びアナログパターンマッチングの室温実証(IEDM特集(先端CMOSデバイス・プロセス技術))
- 極微細シリコンドットにおける量子力学的効果を用いた高機能単電子トランジスタ論理の室温実証(量子効果デバイス及び関連技術)
- 極微細シリコンドットにおける量子力学的効果を用いた高機能単電子トランジスタ論理の室温実証(量子効果デバイス及び関連技術)
- 極狭細線チャネルを有するシリコン微結晶MOSFETメモリ
- 極狭細線チャネルを有するシリコン微結晶MOSFETメモリ
- 減圧CVDで形成したゲート酸化膜を有するシリコン単電子トランジスタの伝導特性
- 減圧CVDで形成したゲート酸化膜を有するシリコン単電子トランジスタの伝導特性
- シリコン表面のセルフ・アンジュレーションを利用したサブミクロン単一電子素子
- シリコン(100)及び(110)面上CMOSFETのひずみによる高電界キャリア速度変調
- 歪み技術による (100) および (110) トランジスタの性能向上戦略
- High-k及びSiO_2ゲート絶縁膜を有するMOSFETにおける低電界移動度と高電界キャリア速度の関係(IEDM(先端CMOSデバイス・プロセス技術))
- High-k 及びSiO_2ゲート絶縁膜を有するMOSFETにおける低電界移動度と高電界キャリア速度の関係
- ショットキーソース/ドレインMOSFETにおけるソースサイドホットエレクトロン生成効率の向上
- トライゲートナノワイヤMOSFETの短チャネル移動度解析とStress Memorization Technique (SMT)による性能向上(IEDM特集(先端CMOSデバイス・プロセス技術))
- 高不純物濃度のETSOI (Extremely-thin SOI)拡散層における移動度の異常な振る舞い(IEDM特集(先端CMOSデバイス・プロセス技術))
- 半導体に不純物が入ると? 材料による違いは?
- 23pTM-12 シリコン量子ドットにおけるスピン効果と磁場依存性(23pTM 量子ドット,領域4(半導体,メゾスコピック系・局在))
- 10nm径トライゲートナノワイヤMOSFETにおける高電界輸送特性向上と薄BOXによる閾値調整 (シリコン材料・デバイス)
- 10nm径トライゲートナノワイヤMOSFETにおける高電界輸送特性向上と薄BOXによる閾値調整 (集積回路)
- InGaAs MOSFETにおけるソース充電時間の検討(化合物半導体デバイス及び超高周波デバイス/一般)
- InGaAs MOSFETにおけるソース充電時間の検討(化合物半導体デバイス及び超高周波デバイス/一般)
- トライゲートナノワイヤMOSFETにおける自己発熱効果の系統的理解(IEDM特集(先端CMOSデバイス・プロセス技術))
- 直径10nmのシリコンナノワイヤを備えた超低消費電力LSI用トランジスタ
- トライゲートナノワイヤMOSFETにおける自己発熱効果の系統的理解
- InGaAs MOSFETにおけるソース充電時間の検討
- InGaAs MOSFETにおけるソース充電時間の検討
- シリコン(110)面pMOSFETにおける反転層容量と低電界移動度特性
- 10nm径トライゲートナノワイヤMOSFETにおける高電界輸送特性向上と薄BOXによる閾値調整(SOIテクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 10nm径トライゲートナノワイヤMOSFETにおける高電界輸送特性向上と薄BOXによる閾値調整(SOIテクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 10nm径トライゲートナノワイヤMOSFETにおける高電界輸送特性向上と薄BOXによる閾値調整
- 10nm径トライゲートナノワイヤMOSFETにおける高電界輸送特性向上と薄BOXによる閾値調整