シリコン微結晶を用いたメモリデバイスにおけるドットサイズとサイズのばらつきの影響評価とポテンシャル分布
スポンサーリンク
概要
- 論文の詳細を見る
シリコン微結晶メモリデバイスにおける電子数の制御にドットのサイズとサイズのばらつきが与える影響を数値計算により調べた。クーロンブロケードにより生じる微結晶メモリの閾値シフトの階段状特性は、ドットのサイズあるいはサイズのばらつきが大きくなると見えにくくなる。計算の結果、明瞭な階段状特性を得るためにはドットサイズが8nmと3nmの時、サイズのばらつきはそれぞれ7%と12%以下でなければならないことがわかった。本研究はシリコン微結晶メモリの作製におけるパラメータ設計の指針を与えるものである。
- 社団法人電子情報通信学会の論文
- 2001-02-21
著者
-
間島 秀明
東京大学 生産技術研究所
-
平本 俊郎
東京大学 大規模集積システム設計教育研究センター
-
犬飼 貴士
東京大学生産技術研究所
-
王 海寧
東京大学 生産技術研究所
-
犬飼 貴士
東京大学 生産技術研究所
-
後明 寛之
東京大学 生産技術研究所
-
齋藤 真澄
東京大学 生産技術研究所
-
齋藤 真澄
(株)東芝研究開発センターLSI基盤技術ラボラトリー
-
齋藤 真澄
東芝研究開発センターlsi基盤技術ラボラトリー
関連論文
- 新規格化法を用いた工場/製品/水準間比較によるシリコンMOSFETのランダムしきい値ばらつき評価
- 微細High-k/メタルゲートデバイスにおけるキャリア移動度とT_スケーリングの関係および22nmノードに向けたデバイス設計ガイドライン(低電圧/低消費電力技術、新デバイス・回路とその応用)
- シリコン極狭チャネルMOSFETにおける量子効果を利用したデバイス設計
- 微細High-k/メタルゲートデバイスにおけるキャリア移動度とT_スケーリングの関係および22nmノードに向けたデバイス設計ガイドライン(低電圧/低消費電力技術、新デバイス・回路とその応用)
- 走査型拡がり抵抗顕微鏡(SSRM)を用いたソース・ドレインにおける高分解能イメージング及び高精度プロービング解析(IEDM特集(先端CMOSデバイス・プロセス技術))
- 膜厚5nm以下の(110)面ダブルゲート極薄SOI nMOSFETにおけるボリュームインバージョンによる移動度向上(先端CMOSデバイス・プロセス技術)
- 極薄SOI MOSFETにおけるしきい値電圧のばらつきと移動度の振る舞い(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 極薄SOI MOSFETにおけるしきい値電圧のばらつきと移動度の振る舞い(VLSI回路,デバイス技術(高速,低電圧,低電力))
- しきい電圧可変完全空乏型SOIMOSFETのしきい電圧調整範囲
- しきい電圧可変完全空乏型SOI MOSFETのしきい電圧調整範囲
- シリコン(110)面pMOSFETにおける反転層容量と低電界移動度特性(ゲートスタック構造の新展開(I),ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 極狭チャネルMOSFETにおける量子力学的狭チャネル効果
- 極狭チャネルMOSFETにおける量子力学的狭チャネル効果
- シリコン微結晶を用いたメモリデバイスにおけるドットサイズとサイズのばらつきの影響評価とポテンシャル分布
- シリコン微結晶を用いたメモリデバイスにおけるドットサイズとサイズのばらつきの影響評価とポテンシャル分布
- 異方性エッチングにより作製したシリコン単電子トランジスタの室温動作 (マイクロマシン特集号)
- シリコン単一電子デバイスの集積化による電流スイッチの試作
- シリコン単一電子デバイスの集積化による電流スイッチの試作
- ED2000-124 / SDM2000-106 / ICD-2000-60 Boosted Gate MOS(BGMOS) : デバイスと回路の協調によるリークフリー回路の提案
- ED2000-124 / SDM2000-106 / ICD2000-60 Boosted Gate MOS (BGMOS) : デバイスと回路の協調によるリークフリー回路の提案
- ED2000-124 / SDM2000-106 / ICD2000-60 Boosted Gate MOS(BGMOS) : デバイスと回路の協調によるリークフリー回路の提案
- High-κゲート絶縁膜を有するp-MOSFETにおけるドレイン電流の変動 : ゲート絶縁膜中トラップによる単一正孔の捕獲・放出の影響(低電圧/低消費電力技術,新デバイス・回路とその応用)
- High-κゲート絶縁膜を有するp-MOSFETにおけるドレイン電流の変動 : ゲート絶縁膜中トラップによる単一正孔の捕獲・放出の影響(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 10nm以下の極薄膜ダブルゲートSOI p-FETにおける高移動度の実証 : 軽い正孔バンドの役割と一軸性応力エンジニアリングとの整合性(IEDM(先端CMOSデバイス・プロセス技術))
- VTCMOSにおける基板バイアス係数と基板電位の最適条件とそのスケーリング
- 基板バイアス効果の大きい高性能EIB-DTMOSの提案と実証
- 面方位(110)極薄SOI pMOSFETにおける高移動度の実験的検証(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 面方位(110)極薄SOI pMOSFETにおける高移動度の実験的検証(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 集積シリコン単電子トランジスタ回路を用いた電流スイッチング及びアナログパターンマッチングの室温実証(IEDM特集(先端CMOSデバイス・プロセス技術))
- 極微細シリコンドットにおける量子力学的効果を用いた高機能単電子トランジスタ論理の室温実証(量子効果デバイス及び関連技術)
- 極微細シリコンドットにおける量子力学的効果を用いた高機能単電子トランジスタ論理の室温実証(量子効果デバイス及び関連技術)
- 極狭細線チャネルを有するシリコン微結晶MOSFETメモリ
- 極狭細線チャネルを有するシリコン微結晶MOSFETメモリ
- 減圧CVDで形成したゲート酸化膜を有するシリコン単電子トランジスタの伝導特性
- 減圧CVDで形成したゲート酸化膜を有するシリコン単電子トランジスタの伝導特性
- シリコン(100)及び(110)面上CMOSFETのひずみによる高電界キャリア速度変調
- 歪み技術による (100) および (110) トランジスタの性能向上戦略
- High-k及びSiO_2ゲート絶縁膜を有するMOSFETにおける低電界移動度と高電界キャリア速度の関係(IEDM(先端CMOSデバイス・プロセス技術))
- High-k 及びSiO_2ゲート絶縁膜を有するMOSFETにおける低電界移動度と高電界キャリア速度の関係
- トライゲートナノワイヤMOSFETの短チャネル移動度解析とStress Memorization Technique (SMT)による性能向上(IEDM特集(先端CMOSデバイス・プロセス技術))
- 10nm径トライゲートナノワイヤMOSFETにおける高電界輸送特性向上と薄BOXによる閾値調整 (シリコン材料・デバイス)
- 10nm径トライゲートナノワイヤMOSFETにおける高電界輸送特性向上と薄BOXによる閾値調整 (集積回路)
- トライゲートナノワイヤMOSFETにおける自己発熱効果の系統的理解(IEDM特集(先端CMOSデバイス・プロセス技術))
- 直径10nmのシリコンナノワイヤを備えた超低消費電力LSI用トランジスタ
- 10nm径トライゲートナノワイヤMOSFETにおける高電界輸送特性向上と薄BOXによる閾値調整(SOIテクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 10nm径トライゲートナノワイヤMOSFETにおける高電界輸送特性向上と薄BOXによる閾値調整(SOIテクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 11-3 撮像デバイスの3 次元集積化に向けた要素技術の開発(第11部門 情報センシング,情報ディスプレイ)
- 10nm径トライゲートナノワイヤMOSFETにおける高電界輸送特性向上と薄BOXによる閾値調整