青木 伸俊 | (株)東芝セミコンダクター社SoC研究開発センター
スポンサーリンク
概要
関連著者
-
青木 伸俊
(株)東芝セミコンダクター社SoC研究開発センター
-
青木 伸俊
(株)東芝soc開発センター
-
青木 伸俊
東芝セミコンダクター社半導体研究開発センター
-
青木 伸俊
マイクロエレクトロニクス研
-
青木 伸俊
(株)東芝研究開発センターデバイスプロセス開発センター
-
石丸 一成
(株)東芝セミコンダクター社半導体研究開発センター
-
稲葉 聡
(株)東芝セミコンダクター社SoC研究開発センター
-
稲葉 聡
東芝セミコンダクター社半導体研究開発センター
-
稲葉 聡
(株)東芝セミコンダクター社
-
石丸 一成
(株)東芝セミコンダクター社SoC研究開発センター
著作論文
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 微細金属配線における抵抗率のサイズ効果予測のためのモンテカルロ・シミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- 90nm node CMOSプロセスによる128Mb-FBC(Floating Body Cell)メモリの技術開発(新メモリ技術とシステムLSI)
- 90nmCMOSプロセスによる128Mb-FBC(Floating Body Cell)メモリの技術開発(先端CMOSデバイス・プロセス技術)
- FinFETを用いたhp22nm node SRAMのロバストなデバイス設計(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 32nm世代以降に向けた高性能Two-step Recessed SiGe-S/D構造pMOSFET(シリコン関連材料の作製と評価)
- SCM測定のシミュレーション解析
- バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmの CMOS FinFET のプロセスインテグレーション技術とデバイス特性
- バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmのCMOS FinFETのプロセスインテグレーション技術とデバイス特性(先端CMOSデバイス・プロセス技術)
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))