CBCM法を用いたゲート絶縁膜の容量測定
スポンサーリンク
概要
- 論文の詳細を見る
微小容量測定に適しているCBCM(Charge Based Capacitance Measurement)法を用いた極薄ゲート絶縁膜の容量抽出の可能性を探った.非線形な容量値の抽出手法を,Tox=7nmのMOSFETのゲート容量測定で確認し,また入力シグナルのDuty/スルーレートを変えることにより,リーク電流と容量への充電電流を分離する手法を考案し回路シミュレーションを用いて検証した.
- 社団法人電子情報通信学会の論文
- 2002-06-13
著者
-
井上 靖朗
三菱電機(株)
-
谷沢 元昭
三菱電機(株)ULSI開発研究所
-
石川 清志
三菱電機(株)ULSI開発研究所
-
井上 靖朗
(株)ルネサステクノロジ先端デバイス開発部
-
井上 靖朗
(株)ルネサステクノロジ
-
谷沢 元昭
ルネサステクノロジ株式会社
-
太田 和伸
ソニー株式会社
-
岡垣 健
三菱電機(株)ULSI技術開発センター
-
国清 辰也
三菱電機(株)ULSI技術開発センター
-
太田 和伸
三菱電機(株)ULSI技術開発センター
-
網城 啓之
三菱電機(株)メモリー事業統括部
-
小谷 教彦
広島国際大学 社会環境科学部
-
石川 清志
株式会社ルネサステクノロジ
-
岡垣 健
(株)ルネサステクノロジ
-
谷沢 元昭
(株)ルネサステクノロジ
-
小谷 教彦
広島国際大学社会環境科学部
-
小谷 教彦
広島国際大 社会環境科学
-
石川 清志
ルネサステクノロジ
-
国清 辰也
株式会社ルネサステクノロジ生産本部
-
石川 清志
三菱電機(株)ulsi技術開発センター
関連論文
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
- 256MビットDRAM以降対応のシャロートレンチ分離のストレス解析
- フィールドシールドアイソレーション技術を用いた0.35μm大規模SOIゲートアレー
- 水素化処理によるSOI寄生MOSFETの低しきい値電圧化の抑制
- 低電圧対応WポリサイドデュアルゲートCMOS
- 画像信号処理の基本機能を有する三次元構造デバイス : "画像変換装置"合同研究会 : 電子装置 : 画像表示
- レ-ザ-再結晶化法によるSOI
- TCADを用いた実効チャネル長抽出法の有効性の検討
- マクロモデルを用いた回路シミュレーション高速化
- コンタクト特性を考慮したa-Si:H TFTの電気的特性の解析
- 内壁酸化およびゲート酸化にランプ酸化法を用いたシャロートレンチ分離による逆ナローチャネル効果の抑制
- 局所歪みチャネル技術による高駆動能力55nmCMOSの作製
- 65nmノード歪みpMOSFETのホール伝導における全応力の効果の検証(プロセス・デバイス・回路シミュレーション及び一般)
- 高信頼性と高性能を両立するシステムオンチップ対応CMOS
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
- 高性能45nmノードCMOSFET技術とストレス印加による移動度向上技術のスケーラビリティ(先端CMOSデバイス・プロセス技術)
- CBCM法を用いたゲート絶縁膜の容量測定
- デュアルオフセット構造を有する135GHzf_SOI MOSFETの高周波アナログ混載技術
- ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路・シミュレーション及び一般)
- ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
- SOCを低電力化する回路技術とデバイスモデルの課題(IEDM(先端CMOSデバイス・プロセス技術))
- SOCを低電力化する回路技術とデバイスモデルの課題
- チャネルnMOS移動度のストレスライナー膜による影響(プロセス・デバイス・回路シミュレーション及び一般)
- MOSFET反転層移動度のストレス依存性評価(プロセス・デバイス・回路シミュレーション及び一般)
- 30p-YL-11 超解像対応対話型光学シミュレーションシステム(EVA)
- 電流磁場書き込みMRAM技術
- インバータ速度制御、低Vthバラツキを可能にする薄膜BOX-SOIデュアル・バックバイアス制御技術(IEDM(先端CMOSデバイス・プロセス技術))
- 三次元デバイスシミュレーションを用いたSOI MOSFETにおける寄生MOSFETの解析
- SOIデバイスの研究開発動向
- LSAとSpike-RTAの組み合わせによる極浅接合形成技術(プロセス科学と新プロセス技術)
- デバイス/回路シミュレータの結合
- ランダム・テレグラフ・シグナルによるMOSFETのしきい値電圧変動量に対する離散不純物効果のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- ランダム・テレグラフ・シグナルによるMOSFETのしきい値電圧変動量に対する離散不純物効果のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- 90nmノードAG-ANDフラッシュメモリのためのソースサイド注入書込みのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
- 90nmノードAG-ANDフラッシュメモリのためのソースサイド注入書込みのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
- 65nmノード歪みpMOSFETのホール伝導における全応力の効果の検証(プロセス・デバイス・回路シミュレーション及び一般)
- チャネルnMOS移動度のストレスライナー膜による影響(プロセス・デバイス・回路シミュレーション及び一般)
- MOSFET反転層移動度のストレス依存性評価(プロセス・デバイス・回路シミュレーション及び一般)
- MOSFETフリッカ雑音のばらつきのバイアス依存性
- MOSFETフリッカ雑音のばらつきのバイアス依存性
- High-k/メタルゲートMOSFETのしきい値電圧の温度依存性(シリコン関連材料の作製と評価)
- 相変化メモリのリセット特性のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- 相変化メモリのリセット特性のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- 90nmテクノロジーノードによる銅配線形状の非破壊インバース・モデリング(プロセス・デバイス・回路・シミュレーション及び一般)
- 90nmテクノロジーノードによる銅配線形状の非破壊インバース・モデリング(プロセス・デバイス・回路シミュレーション及び一般)
- 3次元配線容量シミュレーションに基づいたサブ100mm世代eSRAMのスケーリングの検討(プロセス・デバイス・回路シミュレーション及び一般)
- 3次元配線容量シミュレーションに基づいたサブ100nm世代eSRAMのスケーリングの検討(プロセス・デバイス・回路シミュレーション及び一般)
- 方向のチャネルをもつ高性能微細MOSFET
- 統計的ばらつき予測のための回路モデルパラメータ生成システムの構築
- 統計的ばらつき予測のための回路モデルパラメータ生成システムの構築
- 初期値の連続変形を考慮したホモトピー法による動作点解析
- MPEG2動き検出LSI
- TCADを用いた実効チャネル長抽出法の有効性の検討
- TCADを用いた実効チャネル長抽出法の有効性の検討
- TCADを用いた実効チャネル長抽出法の有効性の検討
- マクロモデルを用いた回路シミュレーション高速化
- マクロモデルを用いた回路シミュレーション高速化
- マクロモデルを用いた回路シミュレーション高速化
- ばらつき因子の大域的な同定と統計的ワーストケースモデルの生成方法について(プロセス・デバイス・回路シミュレーション及び一般)
- ばらつき因子の大域的な同定と統計的ワーストケースモデルの生成方法について(プロセス・デバイス・回路シミュレーション及び一般)
- 90nm級SoCプロセス対応配線キャラクタライズ手法(タイミング解析)(システムLSIの設計技術と設計自動化)
- 窒化膜中のキャリア移動度測定手法とMONOSメモリのデータ保持特性への応用(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- TCADの課題と今後の研究の方法
- TCADの課題と今後の研究の方法
- TCADの課題と今後の研究の方法
- TCADの課題と今後の研究の方法
- Sub-100nm MOSFETにおけるソース/ドレイン電荷分配に対する弾道輸送キャリアの寄与
- Sub-100nm MOSFETにおけるソース/ドレイン電荷分配に対する弾道輸送キャリアの寄与
- 集中型ブースアーキテクチャを持つ128タップFIRフィルタ
- 2008 SISPAD会議報告
- 歪みシリコン技術とSOI MOSFET (特集 半導体製造工程を変革する新プロセス技術) -- (最新トピックス1 新プロセス/新材料の導入)
- High-k/ メタルゲートMOSFETのしきい値電圧の温度依存性
- 1.2μm裏面照射型イメージセンサにおける飽和信号増大と混色抑制のための三次元構造(固体撮像技術および一般)