LSAとSpike-RTAの組み合わせによる極浅接合形成技術(プロセス科学と新プロセス技術)

スポンサーリンク

概要

• 論文の詳細を見る

• 本報告では、複数のspike-RTAとLSAの組み合わせに対するBF_2 source/drain-extention(SDE)のXj-Rsトレードオフを調べた。その結果、不純物の注入直後にLSAで高活性化を行い、続くspike-RTAで高活性化を保ったまま熱拡散をさせる手法(LSA-firstプロセス)が、十分に低い抵抗を持ったSDEの形成と、ゲート-SDE間のオーバーラップ量コントロールの両者に対して有効であることを示した。また、この手法を従来のCMOSプロセスに適用することにより、pMOSFETにおいて駆動能力に5%の改善効果が得られた。

• 社団法人電子情報通信学会の論文
• 2007-09-27

著者

• 井上 靖朗

  (株)ルネサステクノロジ先端デバイス開発部

• 井上 靖朗

  (株)ルネサステクノロジ

• 川崎 洋司

  (株)ルネサステクノロジ

• 遠藤 誠一

  (株)ルネサステクノロジ

• 丸山 祥輝

  (株)ルネサステクノロジ

• 山下 朋弘

  (株)ルネサステクノロジ

• 尾田 秀一

  (株)ルネサステクノロジ先端デバイス開発部

関連論文

• 256MビットDRAM以降対応のシャロートレンチ分離のストレス解析
• フィールドシールドアイソレーション技術を用いた0.35μm大規模SOIゲートアレー
• 水素化処理によるSOI寄生MOSFETの低しきい値電圧化の抑制
• 低電圧対応WポリサイドデュアルゲートCMOS
• 画像信号処理の基本機能を有する三次元構造デバイス : "画像変換装置"合同研究会 : 電子装置 : 画像表示
• レ-ザ-再結晶化法によるSOI
• 内壁酸化およびゲート酸化にランプ酸化法を用いたシャロートレンチ分離による逆ナローチャネル効果の抑制
• B_H_注入のミリ秒アニールに対する適用性(プロセス科学と新プロセス技術)
• ボロンガスクラスターイオンビームドーピングによるPMOSFETのエクステンション形成(半導体Si及び関連材料・評価)
• 局所歪みチャネル技術による高駆動能力55nmCMOSの作製
• 65nmノード歪みpMOSFETのホール伝導における全応力の効果の検証(プロセス・デバイス・回路シミュレーション及び一般)
• 高信頼性と高性能を両立するシステムオンチップ対応CMOS
• CBCM法を用いたゲート絶縁膜の容量測定
• デュアルオフセット構造を有する135GHzf_SOI MOSFETの高周波アナログ混載技術
• ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路・シミュレーション及び一般)
• ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
• CMOS用極薄SiONゲート絶縁膜のn/p独立チューニング(先端CMOSデバイス・プロセス技術)
• フルシリサイドゲートトランジスタ閾値のゲート長依存性(半導体Si及び関連材料・評価)
• チャネルnMOS移動度のストレスライナー膜による影響(プロセス・デバイス・回路シミュレーション及び一般)
• 電流磁場書き込みMRAM技術
• インバータ速度制御、低Vthバラツキを可能にする薄膜BOX-SOIデュアル・バックバイアス制御技術(IEDM(先端CMOSデバイス・プロセス技術))
• 三次元デバイスシミュレーションを用いたSOI MOSFETにおける寄生MOSFETの解析
• SOIデバイスの研究開発動向
• LSAとSpike-RTAの組み合わせによる極浅接合形成技術(プロセス科学と新プロセス技術)
• ラジカル窒化によるゲート絶縁膜形成プロセスの検討
• 65nmノード歪みpMOSFETのホール伝導における全応力の効果の検証(プロセス・デバイス・回路シミュレーション及び一般)
• チャネルnMOS移動度のストレスライナー膜による影響(プロセス・デバイス・回路シミュレーション及び一般)
• MOSFETフリッカ雑音のばらつきのバイアス依存性
• MOSFETフリッカ雑音のばらつきのバイアス依存性
• High-k/メタルゲートMOSFETのしきい値電圧の温度依存性(シリコン関連材料の作製と評価)
• 相変化メモリのリセット特性のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
• 相変化メモリのリセット特性のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
• 90nmテクノロジーノードによる銅配線形状の非破壊インバース・モデリング(プロセス・デバイス・回路・シミュレーション及び一般)
• 90nmテクノロジーノードによる銅配線形状の非破壊インバース・モデリング(プロセス・デバイス・回路シミュレーション及び一般)
• 3次元配線容量シミュレーションに基づいたサブ100mm世代eSRAMのスケーリングの検討(プロセス・デバイス・回路シミュレーション及び一般)
• 3次元配線容量シミュレーションに基づいたサブ100nm世代eSRAMのスケーリングの検討(プロセス・デバイス・回路シミュレーション及び一般)
• 方向のチャネルをもつ高性能微細MOSFET
• 歪みシリコン技術とSOI MOSFET (特集 半導体製造工程を変革する新プロセス技術) -- (最新トピックス1 新プロセス/新材料の導入)
• 32nmノード以降のメタルゲート/high-k CMOSの接合形成技術
• High-k/ メタルゲートMOSFETのしきい値電圧の温度依存性
• 22nmノード以降のCMOSに向けた低抵抗かつ均質なNiPtシリサイド膜の低温マイクロ波アニールによる形成
• 超低電力LSIを実現する薄膜BOX-SOI(SOTB)CMOS技術(SOIテクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用)
• 超低電力LSIを実現する薄膜BOX-SOI(SOTB)CMOS技術(SOIテクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用)
• 完全空乏型Silicon-on-Thin-BOX (SOTB) MOSトランジスタにおけるドレイン電流ばらつき(SOIテクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用)
• 完全空乏型Silicon-on-Thin-BOX (SOTB) MOSトランジスタにおけるドレイン電流ばらつき(SOIテクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用)

もっと見る 閉じる

スポンサーリンク