電流磁場書き込みMRAM技術
スポンサーリンク
概要
著者
関連論文
-
新メモリとSOC、今何をすべきか? : 混載メモリの課題と展望(新メモリ技術とシステムLSI)
-
多値高速書込み性能10MB/sを実現する4ギガビットAG-ANDフラッシュメモリ(新メモリ技術, メモリ応用技術, 一般, ISSCC特集3 不揮発性メモリ)
-
多値高速書込み性能10MB/sを実現する4ギガビットAG-ANDフラッシュメモリ
-
4Gb AG-ANDフラッシュメモリにおいて16MB/sを実現する多値高速書込み技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
-
256MビットDRAM以降対応のシャロートレンチ分離のストレス解析
-
フィールドシールドアイソレーション技術を用いた0.35μm大規模SOIゲートアレー
-
水素化処理によるSOI寄生MOSFETの低しきい値電圧化の抑制
-
低電圧対応WポリサイドデュアルゲートCMOS
-
画像信号処理の基本機能を有する三次元構造デバイス : "画像変換装置"合同研究会 : 電子装置 : 画像表示
-
レ-ザ-再結晶化法によるSOI
-
内壁酸化およびゲート酸化にランプ酸化法を用いたシャロートレンチ分離による逆ナローチャネル効果の抑制
-
局所歪みチャネル技術による高駆動能力55nmCMOSの作製
-
65nmノード歪みpMOSFETのホール伝導における全応力の効果の検証(プロセス・デバイス・回路シミュレーション及び一般)
-
高信頼性と高性能を両立するシステムオンチップ対応CMOS
-
高誘電率材料(Ba,Sr)TiO_3を用いた1G DRAM対応キャパシタ技術
-
CBCM法を用いたゲート絶縁膜の容量測定
-
デュアルオフセット構造を有する135GHzf_SOI MOSFETの高周波アナログ混載技術
-
ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路・シミュレーション及び一般)
-
ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
-
高速/高信頼性130nm-node MRAM(新型不揮発性メモリ)
-
高速/高信頼性 130nm-node MRAM
-
チャネルnMOS移動度のストレスライナー膜による影響(プロセス・デバイス・回路シミュレーション及び一般)
-
高誘電率材料(Ba,Sr)TiO_3を用いた1G DRAM対応キャパシタ技術
-
電流磁場書き込みMRAM技術
-
インバータ速度制御、低Vthバラツキを可能にする薄膜BOX-SOIデュアル・バックバイアス制御技術(IEDM(先端CMOSデバイス・プロセス技術))
-
三次元デバイスシミュレーションを用いたSOI MOSFETにおける寄生MOSFETの解析
-
SOIデバイスの研究開発動向
-
4Gb AG-ANDフラッシュメモリにおいて16MB/sを実現する多値高速書込み技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
-
LSAとSpike-RTAの組み合わせによる極浅接合形成技術(プロセス科学と新プロセス技術)
-
65nmノード歪みpMOSFETのホール伝導における全応力の効果の検証(プロセス・デバイス・回路シミュレーション及び一般)
-
チャネルnMOS移動度のストレスライナー膜による影響(プロセス・デバイス・回路シミュレーション及び一般)
-
MOSFETフリッカ雑音のばらつきのバイアス依存性
-
MOSFETフリッカ雑音のばらつきのバイアス依存性
-
セルフリファレンスセンスアンプを用いた高密度1T-4MTJ MRAM(新メモリ技術とシステムLSI)
-
低電圧・高速動作を実現した1.2V単一動作の130nm混載向け1Mbit MRAMコア(新メモリ技術, メモリ応用技術, 一般)
-
低電圧・高速動作を実現した1.2V単一動作の130nm混載向け1Mbit MRAMコア
-
High-k/メタルゲートMOSFETのしきい値電圧の温度依存性(シリコン関連材料の作製と評価)
-
相変化メモリのリセット特性のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
-
相変化メモリのリセット特性のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
-
90nmテクノロジーノードによる銅配線形状の非破壊インバース・モデリング(プロセス・デバイス・回路・シミュレーション及び一般)
-
90nmテクノロジーノードによる銅配線形状の非破壊インバース・モデリング(プロセス・デバイス・回路シミュレーション及び一般)
-
3次元配線容量シミュレーションに基づいたサブ100mm世代eSRAMのスケーリングの検討(プロセス・デバイス・回路シミュレーション及び一般)
-
3次元配線容量シミュレーションに基づいたサブ100nm世代eSRAMのスケーリングの検討(プロセス・デバイス・回路シミュレーション及び一般)
-
方向のチャネルをもつ高性能微細MOSFET
-
歪みシリコン技術とSOI MOSFET (特集 半導体製造工程を変革する新プロセス技術) -- (最新トピックス1 新プロセス/新材料の導入)
-
High-k/ メタルゲートMOSFETのしきい値電圧の温度依存性
もっと見る
閉じる
スポンサーリンク