High-k/メタルゲートMOSFETのしきい値電圧の温度依存性(シリコン関連材料の作製と評価)
スポンサーリンク
概要
- 論文の詳細を見る
High-k/metal gate MOSFETについて昨年のIEDMでpoly-Si gateのものに比べて、しきい値電圧の温度係数が大きい、すなわち温度が変わるとしきい値が大きく変わることが報告された。しかし、現象の解釈については、東芝とIBMが異なるモデルを用いて説明し、決着がついていない。我々は様々な構造のデバイスについて評価を行い、メタルゲート導入の結果仕事関数差の温度依存性が変わったことが特徴的であるが、いわゆる理想MOS部分に関しては古典的しきい値電圧モデルで扱えることを見いだした。
- 社団法人電子情報通信学会の論文
- 2009-11-27
著者
-
井上 靖朗
(株)ルネサステクノロジ先端デバイス開発部
-
井上 靖朗
(株)ルネサステクノロジ
-
山下 朋弘
(株)ルネサステクノロジ
-
山下 朋弘
株式会社ルネサステクノロジウエハプロセス技術統括部
-
西田 征男
株式会社ルネサステクノロジウエハプロセス技術統括部
-
尾田 秀一
株式会社ルネサステクノロジウエハプロセス技術統括部
-
尾田 秀一
(株)ルネサステクノロジ先端デバイス開発部
-
西出 征男
三菱電機株式会社 ULSI技術開発センター
-
芝原 健太郎
広島大学ナノデバイス・システム研究センター
-
井上 靖朗
株式会社ルネサステクノロジ
-
西田 征男
(株)ルネサス テクノロジ、生産本部、ウエハプロセス技術統括部
-
山下 朋弘
ルネサステクノロジ
-
永久 克巳
(株)ルネサステクノロジ
-
清水 昭博
株式会社ルネサステクノロジ
-
芝原 健太郎
広島大学ナノデバイス・バイオ融合科学研究所:広島大学大学院先端物質科学研究科
-
永久 克己
株式会社ルネサステクノロジ
-
西田 征男
株式会社ルネサステクノロジ:広島大学大学院先端物質科学研究科
-
尾田 秀一
株式会社ルネサステクノロジ
関連論文
- 256MビットDRAM以降対応のシャロートレンチ分離のストレス解析
- フィールドシールドアイソレーション技術を用いた0.35μm大規模SOIゲートアレー
- 水素化処理によるSOI寄生MOSFETの低しきい値電圧化の抑制
- 低電圧対応WポリサイドデュアルゲートCMOS
- 画像信号処理の基本機能を有する三次元構造デバイス : "画像変換装置"合同研究会 : 電子装置 : 画像表示
- レ-ザ-再結晶化法によるSOI
- コンタクト特性を考慮したa-Si:H TFTの電気的特性の解析
- 内壁酸化およびゲート酸化にランプ酸化法を用いたシャロートレンチ分離による逆ナローチャネル効果の抑制
- B_H_注入のミリ秒アニールに対する適用性(プロセス科学と新プロセス技術)
- ボロンガスクラスターイオンビームドーピングによるPMOSFETのエクステンション形成(半導体Si及び関連材料・評価)
- 局所歪みチャネル技術による高駆動能力55nmCMOSの作製
- 65nmノード歪みpMOSFETのホール伝導における全応力の効果の検証(プロセス・デバイス・回路シミュレーション及び一般)
- 高信頼性と高性能を両立するシステムオンチップ対応CMOS
- サブ0.1μm MOSFETへの応用を目指した極浅接合形成における課題
- 光配線を用いたパターン認識システム基本回路の設計と試作
- CBCM法を用いたゲート絶縁膜の容量測定
- デュアルオフセット構造を有する135GHzf_SOI MOSFETの高周波アナログ混載技術
- ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路・シミュレーション及び一般)
- ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
- HfSiON絶縁膜を用いたメタルゲートCMOSプロセスの検討
- CMOS用極薄SiONゲート絶縁膜のn/p独立チューニング(先端CMOSデバイス・プロセス技術)
- フルシリサイドゲートトランジスタ閾値のゲート長依存性(半導体Si及び関連材料・評価)
- ウェハ保管環境の MOS デバイス特性への影響
- SOCを低電力化する回路技術とデバイスモデルの課題(IEDM(先端CMOSデバイス・プロセス技術))
- SOCを低電力化する回路技術とデバイスモデルの課題
- チャネルnMOS移動度のストレスライナー膜による影響(プロセス・デバイス・回路シミュレーション及び一般)
- 電流磁場書き込みMRAM技術
- インバータ速度制御、低Vthバラツキを可能にする薄膜BOX-SOIデュアル・バックバイアス制御技術(IEDM(先端CMOSデバイス・プロセス技術))
- 三次元デバイスシミュレーションを用いたSOI MOSFETにおける寄生MOSFETの解析
- SOIデバイスの研究開発動向
- LSAとSpike-RTAの組み合わせによる極浅接合形成技術(プロセス科学と新プロセス技術)
- デバイス/回路シミュレータの結合
- B添加Pd_2Siフルシリサイドゲートの仕事関数変調(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- 65nmノード歪みpMOSFETのホール伝導における全応力の効果の検証(プロセス・デバイス・回路シミュレーション及び一般)
- チャネルnMOS移動度のストレスライナー膜による影響(プロセス・デバイス・回路シミュレーション及び一般)
- シリコン熱酸化膜のホットエレクトロン耐性に及ぼす有機ガス汚染の影響
- 二重障壁極微細MOSトランジスタの電気伝導
- 二重障壁極微細MOSトランジスタの電気伝導
- MOSFETフリッカ雑音のばらつきのバイアス依存性
- MOSFETフリッカ雑音のばらつきのバイアス依存性
- ▽(ナブラ)トレンチアイソレーション : 256M DRAM素子分離技術
- High-k/メタルゲートMOSFETのしきい値電圧の温度依存性(シリコン関連材料の作製と評価)
- 相変化メモリのリセット特性のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- 相変化メモリのリセット特性のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- 90nmテクノロジーノードによる銅配線形状の非破壊インバース・モデリング(プロセス・デバイス・回路・シミュレーション及び一般)
- 90nmテクノロジーノードによる銅配線形状の非破壊インバース・モデリング(プロセス・デバイス・回路シミュレーション及び一般)
- 3次元配線容量シミュレーションに基づいたサブ100mm世代eSRAMのスケーリングの検討(プロセス・デバイス・回路シミュレーション及び一般)
- 3次元配線容量シミュレーションに基づいたサブ100nm世代eSRAMのスケーリングの検討(プロセス・デバイス・回路シミュレーション及び一般)
- 方向のチャネルをもつ高性能微細MOSFET
- 多分割アレイ構造を有する30ns 256Mb DRAM
- ばらつき因子の大域的な同定と統計的ワーストケースモデルの生成方法について(プロセス・デバイス・回路シミュレーション及び一般)
- ばらつき因子の大域的な同定と統計的ワーストケースモデルの生成方法について(プロセス・デバイス・回路シミュレーション及び一般)
- Mo仕事関数シフトへの窒素プロファイルの影響(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- デュアルゲートCMOS応用を目指したN^+注入によるMo仕事関数制御とその影響
- NiSi/SiO_2界面近傍の化学結合状態およびNiSi層の実効仕事関数評価(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 極浅接合形成のためのイオン注入によるGeアモルファス化プロセス(シリコン関連材料の作製と評価)
- 超LSI対応レーザー不純物活性化技術
- Pd_2Siフルシリサイドゲート形成プロセスと仕事関数変調(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- プラズマベースイオン注入滅菌法における窒素イオンエネルギーの推定
- Sub-keV As^+注入における深さ方向プロファイルの評価(シリコン関連材料の作製と評価)
- 重イオン注入を用いたSuper Steep Retrogradeチャネル形成によるMOSFETしきい値揺らぎの低減
- 傾角注入によるSbエクステンション-ゲート間のオーバーラップ制御
- Extension形成プロセスのIn Haloプロファイルへの影響
- LOCOS端に誘起される欠陥のウエハ種依存性評価
- セルフリミット機構を有するシリコン窒化膜の原子層デポジション
- 斜めビット線配置COBスタックキャパシタ1GDRAMセル
- 歪みシリコン技術とSOI MOSFET (特集 半導体製造工程を変革する新プロセス技術) -- (最新トピックス1 新プロセス/新材料の導入)
- 半導体A : シリコン
- 32nmノード以降のメタルゲート/high-k CMOSの接合形成技術
- High-k/ メタルゲートMOSFETのしきい値電圧の温度依存性
- 22nmノード以降のCMOSに向けた低抵抗かつ均質なNiPtシリサイド膜の低温マイクロ波アニールによる形成
- 超低電力LSIを実現する薄膜BOX-SOI(SOTB)CMOS技術(SOIテクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 超低電力LSIを実現する薄膜BOX-SOI(SOTB)CMOS技術(SOIテクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 完全空乏型Silicon-on-Thin-BOX (SOTB) MOSトランジスタにおけるドレイン電流ばらつき(SOIテクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 完全空乏型Silicon-on-Thin-BOX (SOTB) MOSトランジスタにおけるドレイン電流ばらつき(SOIテクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用)