4Gb AG-ANDフラッシュメモリにおいて16MB/sを実現する多値高速書込み技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
スポンサーリンク
概要
- 論文の詳細を見る
本報告では,90nmプロセスルールを用いた4Gb AG-ANDフラッシュメモリにおいて,書込み転送レート16MB/sを実現可能とする多値高速書込み技術について述べる。多値高速書込みを実現するキー技術として、メモリセル毎の書込みばらつきを低減するチャージシェア書込み方式と、負荷の重いグローバルビット線をプリチャージせずドレイン電圧を供給可能とするセルフブースト書込み方式を開発した。チャージシェア書込み方式によりベリファイ時間を50%、セルフブースト書込み方式によりドレイン電圧を供給するのに要する時間を82%削減した。本技術により,4Gb AG-ANDフラッシュメモリにおいて書込み転送レート16MB/sを実現した。
- 社団法人電子情報通信学会の論文
- 2004-08-12
著者
-
清水 雅裕
(株)ルネサステクノロジ
-
笹子 佳孝
(株)日立製作所 中央研究所
-
笹子 佳孝
日立製作所中央研究所
-
倉田 英明
(株)日立製作所 中央研究所
-
大津賀 一雄
(株)日立製作所 中央研究所
-
土屋 修
ルネサステクノロジ
-
小堺 健司
(株)ルネサステクノロジ
-
野田 敏史
(株)ルネサステクノロジ
-
有金 剛
(株)日立製作所中央研究所
-
河村 哲史
(株)日立製作所中央研究所
-
小林 孝
(株)日立製作所中央研究所
-
池田 良広
(株)ルネサステクノロジ
-
土屋 修
(株)ルネサステクノロジ
-
古沢 和則
(株)ルネサステクノロジ
-
佐藤 聡彦
(株)ルネサステクノロジ
-
倉田 英明
(株)日立製作所
-
有金 剛
日立 中研
関連論文
- 多値フラッシュメモリのスケーリングにおけるランダム・テレグラフ・シグナルの影響(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 多値フラッシュメモリのスケーリングにおけるランダム・テレグラフ・シグナルの影響
- AG-ANDフラッシュメモリにおける多値高速書込み技術 : 多値レベルに応じて最適容量を選択する改良型定電荷注入書込み方式(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 多値高速書込み性能10MB/sを実現する4ギガビットAG-ANDフラッシュメモリ(新メモリ技術, メモリ応用技術, 一般, ISSCC特集3 不揮発性メモリ)
- 多値高速書込み性能10MB/sを実現する4ギガビットAG-ANDフラッシュメモリ
- 4Gb AG-ANDフラッシュメモリにおいて16MB/sを実現する多値高速書込み技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 10MB/s多値高速書込み実現のための1Gb AG-AND型フラッシュメモリセルデバイス技術(MRAM,不揮発メモリ,メモリ,一般)
- コンテンツ配信用ギガスケールAG-AND型フラッシュメモリセル
- 低接触抵抗のポリシリコン選択ダイオードを用いた相変化メモリの低コスト化技術(固体メモリおよび一般)
- 低接触抵抗のポリシリコン選択ダイオードを用いた相変化メモリの低コスト化技術(固体メモリ及び一般)
- 65nmノード歪みpMOSFETのホール伝導における全応力の効果の検証(プロセス・デバイス・回路シミュレーション及び一般)
- AND型フラッシュメモリの動向
- 低接触抵抗ポリSiダイオード駆動の4F^2クロスポイント型相変化メモリ(低電圧/低消費電力技術、新デバイス・回路とその応用)
- チャネルnMOS移動度のストレスライナー膜による影響(プロセス・デバイス・回路シミュレーション及び一般)
- 電流磁場書き込みMRAM技術
- AG-ANDフラッシュメモリにおける多値高速書込み技術 : 多値レベルに応じて最適容量を選択する改良型定電荷注入書込み方式(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 4Gb AG-ANDフラッシュメモリにおいて16MB/sを実現する多値高速書込み技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 多孔質Si可視発光のその場フォトルミネセンス, ラマンおよび赤外分光法による研究
- 多孔質シリコンのフォトルミネッセンス:表面化学構造の寄与
- ランダム・テレグラフ・シグナルによるMOSFETのしきい値電圧変動量に対する離散不純物効果のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- ランダム・テレグラフ・シグナルによるMOSFETのしきい値電圧変動量に対する離散不純物効果のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- 90nmノードAG-ANDフラッシュメモリのためのソースサイド注入書込みのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
- 90nmノードAG-ANDフラッシュメモリのためのソースサイド注入書込みのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
- 65nmノード歪みpMOSFETのホール伝導における全応力の効果の検証(プロセス・デバイス・回路シミュレーション及び一般)
- チャネルnMOS移動度のストレスライナー膜による影響(プロセス・デバイス・回路シミュレーション及び一般)
- 0.4μm^2自己整合AND型フラッシュメモリセル技術(ディープサブミクロンMOSトランジスタ技術小特集)
- 1GビットAG-ANDフラッシュメモリの開発 : 多値方式における書き込み高速化技術(MRAM,不揮発メモリ,メモリ,一般)
- 1.8V動作AND型512Mbフラッシュメモリの回路設計 (メモリ・混載メモリ及びIC一般)
- 室温動作単一電子メモリーおよびトランジスタ
- ばらつき因子の大域的な同定と統計的ワーストケースモデルの生成方法について(プロセス・デバイス・回路シミュレーション及び一般)
- ばらつき因子の大域的な同定と統計的ワーストケースモデルの生成方法について(プロセス・デバイス・回路シミュレーション及び一般)
- 多値フラッシュメモリのスケーリングにおけるランダム・テレグラフ・シグナルの影響(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 低接触抵抗ポリSiダイオード駆動の4F^2クロスポイント型相変化メモリ(低電圧/低消費電力技術、新デバイス・回路とその応用)
- A-20-2 酸化物半導体TFTで構成されたRFIDタグの動作検証(A-20.スマートインフォメディアシステム,一般セッション)
- 低コストと高速データ転送を実現するポリSi MOSトランジスタ駆動の相変化メモリ(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 低コストと高速データ転送を実現するポリSi MOSトランジスタ駆動の相変化メモリ(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 招待講演 3次元積層を可能にするPoly-Siトランジスタ駆動の相変化メモリ (シリコン材料・デバイス)
- 4Fのポリシリダイオードで駆動する微細化に優れた3Dチェインセル型相変化メモリ (集積回路)
- 4Fのポリシリダイオードで駆動する微細化に優れた3Dチェインセル型相変化メモリ (シリコン材料・デバイス)
- 3次元積層を可能にするPoly-Siトランジスタ駆動の相変化メモリ(プロセス・デバイス・回路シミュレーション及び一般)
- 3次元積層を可能にする Poly-Si トランジスタ駆動の相変化メモリ
- 4F^2のポリシリコンダイオードで駆動する微細化に優れた3Dチェインセル型相変化メモリ(不揮発メモリ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 4F^2のポリシリコンダイオードで駆動する微細化に優れた3Dチェインセル型相変化メモリ(不揮発メモリ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 大容量/高速ストレージを実現する3次元相変化メモリ(固体メモリ・媒体,一般)