集中型ブースアーキテクチャを持つ128タップFIRフィルタ
スポンサーリンク
概要
- 論文の詳細を見る
本論文においては、係数可変な集中型ブースアーキテクチャを持つ128タップFIRフィルタについて述べる。フィルタデバイスの小面積化と低消費電力化を実現するために、集中型ブースデコーダを設けて各フィルタタップに含まれる乗算器の回路を削減し、さらに、パイプラインレジスタの挿入によって回路の最適化を行った。また、スキャンバスによるテスト容易化も可能としている。このフイルタは映像分野のディジタル伝送用LSIヘオンチップするのに適しており、0.5μmCMOSプロセスを用いて428,000トランジスタを51.6mm2へ集積した。さらにこのフィルタは50MHz動作時の消費電力は960mWとなり、ディジタル伝送LSIへのオンチップに適している。
- 社団法人電子情報通信学会の論文
- 1995-10-20
著者
-
網城 啓之
三菱電機(株)メモリー事業統括部
-
岡田 圭介
三菱電機(株)システムLSI開発研究所
-
網城 啓之
三菱電機 (株) ULSI開発研究所
-
山中 一也
三菱電機(株)システムlsi事業統括部
-
竹内 澄高
三菱電機(株)システムLSI事業統括部
-
三好 展弘
三菱電機エンジニアリング(株)電子デバイス事業所
-
堀 充
三菱電機(株)システムLSI事業統括部
-
岡田 圭介
(株)ルネサステクノロジー製品技術本部
-
岡田 圭介
大阪大学大学院工学研究科情報システム工学専攻
-
堀 充
株式会社マグナデザインネット
関連論文
- CBCM法を用いたゲート絶縁膜の容量測定
- レファレンスフィードフォワードアーキテクチャを用いた10-bit 50MS/s 300mW A/Dコンバータ ( アナログ・アナデジLSIおよび一般)
- 遅延駆動手法を用いた350MS/s 3.3V 8bit CMOS D/Aコンバータ
- システムVLSI搭載用10bit, 20MS/s, 3V単一電源CMOS A/Dコンバータ
- 差動電圧/ディジタル変換回路を用いた10-bit 50MS/s 800mW A/Dコンバータ
- BSデジタル衛星放送用復調LSIのアルゴリズム検討
- CAS2000-11 / VLD2000-20 / DSP2000-32 BSデジタル衛星放送用復調LSIのアルゴリズム検討
- CAS2000-11 / VLD2000-20 / DSP2000-32 BSデジタル衛星放送用復調LSIのアルゴリズム検討
- BSディジタル衛星放送用TC8/Q/BPSK復調LSIの開発
- BSディジタル放送に対応したフレキシブル・キャリア・リカバリ・システムの提案
- MPEG2動き検出LSI
- 12-10 MUSE/NTSCコンバータにおけるアスペクト比変換回路
- 1チップマルチプロセッサのデバッグシステム(VSLI一般(ISSCC'03関連特集))
- メディアプロセッサコアPPの低消費電力化
- 1チップH.32xマルチメディア通信LSI
- メディアプロセッサコアPPの低消費電力化
- 1チップH.32xマルチメディア通信LSI
- MPEG2対応動き検出LSI(ME2)(1) : アーキテクチャ概要
- 64/256値QAMチャネルデコーダLSIの開発
- 多値QAMディジタル復調LSIの開発 (マルチメディア・通信用LSIおよびDSP)
- QAMチャネルデコーダLSIの復調アルゴリズム検討
- QAMチャネルデコーダLSIの復調アルゴリズム検討
- QAMチャネルデコーダLSIの復調アルゴリズム検討
- 集中型ブースアーキテクチャを持つ128タップFIRフィルタ
- 映像伝送用高性能ディジタルフィルタのVLSI化設計
- ディジタル映像伝送向け高性能乗算器の設計
- 伝送路歪みを考慮した軟判定ビタビ復号器の設計(アナログ・デジアナ・センサ, 通信用LSI)
- 伝送路歪みを考慮した軟判定ビタビ復号器の設計
- ダイナミック電圧センス手法を用いた高速・低消費電力FIFO