遅延駆動手法を用いた350MS/s 3.3V 8bit CMOS D/Aコンバータ
スポンサーリンク
概要
- 論文の詳細を見る
本論文は、遅延駆動手法を用いた最大変換速度350MS/s、電源電圧3.3V、分解能8ビットのCMOS D/Aコンバータについて述べたものである。新しく開発した遅延駆動手法は、電流源の電流スイッチを駆動する信号に遅延差を生じさせるもので、電流源の内部ノード電圧の揺らぎを減少し、スイッチングを高速化する。また、2段ラッチ付きマトリクスデコーダを用い、行列各デコーダ出力間のファンアウト数の違いによる伝搬スキューを補正し、グリッチエネルギーの低減化とパイプライン動作によるD/Aコンバータの高速化を図っている。本チップは、0.5μm CMOSプロセスを用いており、高速ディジタル回路とのオンチップ化に適している。
- 社団法人電子情報通信学会の論文
- 1995-09-21
著者
-
三木 隆博
三菱電機株式会社
-
三木 隆博
株式会社ルネサステクノロジ
-
河野 浩之
三菱電機(株)システムlsi事業統括部
-
河野 浩之
三菱電機 (株) システムlsi開発研究所
-
中村 泰之
三菱電機 (株) マイコン・ASIC事業統括部
-
三木 隆博
三菱電機 (株) システムLSI開発研究所
-
網城 啓之
三菱電機 (株) ULSI開発研究所
-
岡田 圭介
三菱電機 (株) システムLSI開発研究所
-
岡田 圭介
(株)ルネサステクノロジー製品技術本部
関連論文
- 回路定数最適化システムを用いた11bit 160MS/s 1.35V 10mW D/Aコンバータ
- アクティブボディ効果を利用した低電源電圧動作可能なSOI CMOS低雑音増幅器
- LC移相器を用いた2V動作可能な1.9GHz Siダウンミキサ回路
- 19GHz Si低歪みダウンミキサ回路
- 90nmCMOSプロセスを用いた6bit3.5GS/s0.9V90mWフラッシュA/Dコンバータ(アナログ・デジアナ・センサ,通信用LSI)
- レファレンスフィードフォワードアーキテクチャを用いた10-bit 50MS/s 300mW A/Dコンバータ ( アナログ・アナデジLSIおよび一般)
- 遅延駆動手法を用いた350MS/s 3.3V 8bit CMOS D/Aコンバータ
- システムVLSI搭載用10bit, 20MS/s, 3V単一電源CMOS A/Dコンバータ
- 差動電圧/ディジタル変換回路を用いた10-bit 50MS/s 800mW A/Dコンバータ
- 1.8V動作Bluetooth用RF-CMOSトランシーバ
- A-1-14 低電圧動作可能なチャネル選択フィルタを用いて実現した1.8V動作RFCMOSトランシーバLSI
- 2.4GHz帯1.8V動作のCMOS RFフロントエンドICの試作
- C-12-25 CMOSインバータ遅延回路を用いた低消費電流GFSK復調回路
- 広帯域復調回路を用いたBluetooth用24GHz帯RFトランシーバLSI (「VLSI一般」)
- C-12-28 入力周波数レンジを改善した低IF方式用GFSK復調回路
- LC移相器を用いた2V動作可能な1.9GHz Siダウンミキサ回路
- LC移相器を用いた2V動作可能な1.9GHz Siダウンミキサ回路
- MOSFETフリッカ雑音のばらつきのバイアス依存性
- MOSFETフリッカ雑音のばらつきのバイアス依存性
- MPEG2動き検出LSI
- アナログIP開発の課題 : 設計環境を中心として
- 1チップマルチプロセッサのデバッグシステム(VSLI一般(ISSCC'03関連特集))
- メディアプロセッサコアPPの低消費電力化
- 1チップH.32xマルチメディア通信LSI
- メディアプロセッサコアPPの低消費電力化
- 1チップH.32xマルチメディア通信LSI
- MPEG2対応動き検出LSI(ME2)(1) : アーキテクチャ概要
- 多値QAMディジタル復調LSIの開発 (マルチメディア・通信用LSIおよびDSP)
- 集中型ブースアーキテクチャを持つ128タップFIRフィルタ
- 映像伝送用高性能ディジタルフィルタのVLSI化設計
- ディジタル映像伝送向け高性能乗算器の設計
- ダイナミック電圧センス手法を用いた高速・低消費電力FIFO
- データコンパータ技術動向 : 2011年7月(アナログ,アナデジ混載,RF及びセンサインタフェース回路)